-
公开(公告)号：CN119486220A
公开(公告)日：2025-02-18
申请号：CN202411504314.5
申请日：2024-10-25
Applicant: 珠海格力电器股份有限公司
Abstract: 本申请公开了一种碳化硅二极管及碳化硅二极管的制备方法，本申请提供的碳化硅二极管包括依次层叠的基底层、第一外延层、第二外延层和阳极金属层；第一外延层的第一表面包括至少一个第一掺杂区；第一表面为第一外延层中与第二外延层的第二表面层叠的表面；第二外延层中与第二表面相对的第三表面包括间隔设置的第一沟槽和第二沟槽，且第二沟槽与所述第一掺杂区一一对应；第二外延层中包括所述第一沟槽的底部对应的第二掺杂区。本申请实施例实现了对碳化硅二极管的反向耐压特性和正向导通特性的同时优化，提高了碳化硅二极管的可靠性。
-
公开(公告)号：CN119364820A
公开(公告)日：2025-01-24
申请号：CN202411878132.4
申请日：2024-12-19
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
Abstract: 本发明提供了一种碳化硅MOSFET及其制备方法和用电器，涉及半导体技术领域。碳化硅MOSFET包括：依次层叠的漏极、N型衬底和N型外延层；所述N型外延层背离所述N型衬底的一侧表面包括：依次分布的第一区域、第二区域和第三区域；N型电流扩展层，位于所述N型外延层的所述第二区域上；P型埋层，位于所述N型外延层的所述第一区域和所述第三区域上；栅极多晶硅层，位于所述第三区域的所述P型埋层上，并延伸进入所述N型电流扩展层内；源极多晶硅层，位于所述第一区域的所述P型埋层上，并延伸进入所述N型电流扩展层内；包含所述N型电流扩展层的沟道二极管。本申请可以降低碳化硅MOSFET反向导通时的导通压降。
-
公开(公告)号：CN117316980A
公开(公告)日：2023-12-29
申请号：CN202311349288.9
申请日：2023-10-17
Applicant: 珠海格力电器股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明涉及半导体技术领域，特别涉及一种沟槽栅MOSFET的元胞结构、制备方法以及沟槽栅MOSFET。该元胞结构包括：第一导电类型的第一半导体层、第一埋层和第一源极层，第二导电类型的第二半导体层，栅极和沟槽；第二半导体层形成在第一半导体层上部，沟槽和第一埋层均形成在第二半导体层内；沟槽呈环形结构，在环形方向上，沟槽的至少部分下方设有第一埋层，第一埋层与沟槽和第一半导体层相接触；栅极形成在沟槽内；第一源极层形成在第二半导体层位于沟槽围成区域的上部。元胞结构形成深P型结，该深P型结可以有效解决沟槽栅MOSFET沟槽拐角处的高击穿电场对栅氧损伤的问题，从而保证设有该元胞结构的沟槽栅MOSFET的可靠性。
-
公开(公告)号：CN116978784A
公开(公告)日：2023-10-31
申请号：CN202310945231.9
申请日：2023-07-28
Applicant: 珠海格力电器股份有限公司
IPC: H01L21/331 , H01L29/06 , H01L29/739
Abstract: 本发明提供一种IGBT器件及其元胞结构、元胞结构的制作方法，方法包括：制作第一型漂移区；在第一型漂移区的第一面上制作第一型掺杂柱区和第二型掺杂柱区；在第一型掺杂柱区和第二型掺杂柱区上制作基区、发射极区和多晶硅栅极；在第一型漂移区的与第一面相背的第二面上，制作重掺杂缓冲区和轻掺杂缓冲区，其中，重掺杂缓冲区和轻掺杂缓冲区同层设置；在重掺杂缓冲区和轻掺杂缓冲区背向第一型漂移区的一侧制作集电极区。将缓冲层制作成掺杂浓度不同的重掺杂缓冲区和轻掺杂缓冲区，重掺杂缓冲区可以实现抑制电场的作用，使得IGBT器件的耐压不受影响；轻掺杂缓冲区则能够有效改善载流子复合率，从而提升电流密度，有效优化器件开关特性和导通特性。
-
Patent Agency Ranking
公开(公告)号：CN115132576A
公开(公告)日：2022-09-30
申请号：CN202210790583.7
申请日：2022-07-06
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L21/266 , H01L21/027 , H01L21/033 , H01L27/02 , H01L29/739
Abstract: 本申请提供了一种用于RC‑IGBT离子注入的掩膜结构以及其制作方法。用于RC‑IGBT离子注入的掩膜结构包括本体层和开设在本体层的多个开口，任意两个相邻的开口的中心点之间的间距相等。本方案中，通过将RC‑IGBT离子注入的掩膜结构的开口设计成均匀分布排列，使得各个开口之间的区域可以承担引导区的作用，不需要额外的引导区，因此，RC‑IGBT离子注入的掩膜结构不需要与RC‑IGBT的正面结构进行对准，从而该掩膜结构不受芯片面积的约束，可在多种面积IGBT的使用，进而解决现有技术中RC‑IGBT离子注入的掩膜结构不能适用不同面积的芯片的问题。
-
公开(公告)号：CN211428140U
公开(公告)日：2020-09-04
申请号：CN202020186451.X
申请日：2020-02-19
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
Abstract: 本实用新型提供了一种器件级封装模块以及一种设置有该器件级封装模块的电路板。在本实用新型中，器件级封装模块包括基板以及盖板，由盖板设置在基板上形成空腔框架，在空腔框架外设置密封层，由密封层形成了用于容纳邦定线的空腔，空腔为真空空腔。本实用新型由于设置有空腔，封装结构不会与邦定线接触，无论是在生产制造过程中，还是在使用过程中，封装结构都不会对邦定线产生冲击，其解决了现有技术中对于功率半导体模块的封装所存在的可能会造成邦定线冲断的问题。进一步地，空腔采用真空空腔结构，其能够避免空腔内存在水分以及有害气体情况的出现，能够提高对芯片等元件的保护。
-
公开(公告)号：CN216528873U
公开(公告)日：2022-05-13
申请号：CN202123277147.X
申请日：2021-12-22
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L23/373 , H01L23/492 , H01L23/498
Abstract: 本申请涉及电路基板及绝缘栅双极型晶体管模块。其中，绝缘栅双极型晶体管模块包括电路基板和功率芯片，电路基板与功率芯片之间设置有焊料层，电路基板包括沿远离功率芯片的方向依次层叠设置的第一导热层、第二导热层和第三导热层，功率芯片通过焊料层与第一导热层连接；焊料层与第一导热层之间形成有第一热扩散角，第二导热层与第三导热层之间形成有第二热扩散角；第一热扩散角大于第二热扩散角，第一导热层的厚度大于第三导热层的厚度；或第一热扩散角小于第二热扩散角，第一导热层的厚度小于第三导热层的厚度。本申请的设置提高了绝缘栅双极型晶体管模块的散热效果，降低了各层材料发生松弛甚至裂纹的几率。
-
公开(公告)号：CN212033005U
公开(公告)日：2020-11-27
申请号：CN202020286911.6
申请日：2020-03-10
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: H01L23/367 , H01L23/473 , H05K7/20
Abstract: 本实用新型提供了一种功率模块，所述功率模块的内部设置有冷却通道，所述冷却通道用于冷却液的流通。本实用新型自带冷却通道，体积小，散热效率高。
-
公开(公告)号：CN211828683U
公开(公告)日：2020-10-30
申请号：CN202020190162.7
申请日：2020-02-19
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L21/331 , H01L21/28 , H01L29/417 , H01L29/423 , H01L29/739
Abstract: 本实用新型提供了一种沟槽型IGBT。该沟槽型IGBT的衬底中具有沟槽，各IGBT元胞包括栅极结构和发射极结构，栅极结构包括栅极层、第一栅氧层和第二栅氧层，部分第一栅氧层覆盖于沟槽表面，部分栅极层设置于沟槽中，发射极结构包括发射区、接触孔和发射极，发射区位于衬底中，沟槽贯穿发射区，另一部分第一栅氧层以及另一部分栅极层叠置于与发射区对应的衬底上；接触孔贯穿位于衬底上的栅极层和第一栅氧层并延伸至发射区内，第二栅氧层覆盖于接触孔的部分表面；发射极位于接触孔中，第二栅氧层隔离发射极和栅极层。上述沟槽型IGBT通过上述第二栅氧层隔离发射极和栅极层，有效避免了栅极层和发射极短接而导致的IGBT失效。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.038 seconds)
