公开(公告)号：CN110416205A

公开(公告)日：2019-11-05

申请号：CN201910675969.1

申请日：2016-03-03

Applicant: 株式会社东芝

Inventor： 高尾和人 ,  饭岛良介 ,  清水达雄 ,  大桥辉之

IPC: H01L27/02 ,  H01L27/04

Abstract: 本发明提供半导体装置、逆变电路、驱动装置、车辆以及升降机。实施方式的半导体装置具备多个电路单元，该电路单元具有：基板；基板的第1侧的第1电极；在基板的第1侧与第1电极并列的第2电极；基板的第2侧的第3电极；以及第1开关元件和第2开关元件，在第1电极以及第2电极与第3电极之间的基板上并列，串联地电连接在第1电极与第2电极之间，在第1开关元件和第2开关元件之间电连接有第3电极，在邻接的两个电路单元中，一方的第1侧与另一方的第1侧邻接，一方的第2侧与另一方的第2侧邻接。

公开(公告)号：CN106024849B

公开(公告)日：2019-06-28

申请号：CN201610124548.6

申请日：2016-03-04

Applicant: 株式会社东芝

Inventor： 清水达雄 ,  饭岛良介

IPC: H01L29/04 ,  H01L29/06 ,  H01L29/24 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/045 ,  H01L21/049 ,  H01L29/045 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/1095 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/47 ,  H01L29/513 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/8613 ,  H01L29/872

Abstract: 本发明的实施方式的半导体装置具备：具备第一面的SiC层；绝缘层；以及SiC层的第一面与绝缘层之间的区域，该区域含有Be(铍)、Mg(镁)、Ca(钙)、Sr(锶)、Ba(钡)之中的至少一个元素，元素的浓度峰的半值全宽为1nm以下，当将在第一面上具有未与SiC层中的Si(硅)或C(碳)之中的任一个键合的键的Si(硅)和C(碳)的面密度设定为第一面密度时，元素的面密度即第二面密度为第一面密度的1/2以下。

公开(公告)号：CN104064586B

公开(公告)日：2018-03-09

申请号：CN201410076369.0

申请日：2014-03-04

Applicant: 株式会社东芝

Inventor： 太田千春 ,  清水达雄 ,  西尾让司 ,  四户孝

IPC: H01L29/16 ,  H01L29/167 ,  H01L21/04

CPC classification number: H01L29/1608 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/046 ,  H01L29/167 ,  H01L29/36 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7827 ,  H01L29/808 ,  H01L29/8083 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

Abstract: 本发明的半导体装置具备具有第一面和第二面的n型SiC衬底、设置在第一面上的SiC层、设置在第一面侧的第一电极和设置在第二面上的第二电极，所述n型SiC衬底含有p型杂质和n型杂质，当将p型杂质记为元素A、将n型杂质记为元素D时，元素A与元素D的组合为Al（铝）、Ga（镓）或In（铟）与N（氮）的组合以及B（硼）与P（磷）的组合中的至少一种组合，构成组合的元素A的浓度与元素D的浓度之比大于0.40且小于0.95，构成组合的元素D的浓度为1×1018cm‑3以上且1×1022cm‑3以下。

公开(公告)号：CN106024782A

公开(公告)日：2016-10-12

申请号：CN201610119874.8

申请日：2016-03-03

Applicant: 株式会社东芝

Inventor： 高尾和人 ,  饭岛良介 ,  清水达雄 ,  大桥辉之

IPC: H01L27/04 ,  H01L27/02

Abstract: 本发明提供半导体装置、逆变电路、驱动装置、车辆以及升降机。实施方式的半导体装置具备多个电路单元，该电路单元具有：基板；基板的第1侧的第1电极；在基板的第1侧与第1电极并列的第2电极；基板的第2侧的第3电极；以及第1开关元件和第2开关元件，在第1电极以及第2电极与第3电极之间的基板上并列，串联地电连接在第1电极与第2电极之间，在第1开关元件和第2开关元件之间电连接有第3电极，在邻接的两个电路单元中，一方的第1侧与另一方的第1侧邻接，一方的第2侧与另一方的第2侧邻接。

公开(公告)号：CN104465765A

公开(公告)日：2015-03-25

申请号：CN201410385595.7

申请日：2014-08-07

Applicant: 株式会社东芝

Inventor： 饭岛良介 ,  中林幸雄 ,  清水达雄

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66477 ,  H01L21/02238 ,  H01L21/049 ,  H01L21/28229 ,  H01L21/28255 ,  H01L21/302 ,  H01L21/32105 ,  H01L29/0649 ,  H01L29/1054 ,  H01L29/1608 ,  H01L29/165 ,  H01L29/36 ,  H01L29/66053 ,  H01L29/66068 ,  H01L29/66613 ,  H01L29/66621 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7813

Abstract: 实施方式的半导体装置具备：第1导电型的SiC的第1区域；第1导电型的杂质浓度比第1区域低的第1导电型的SiC的第2区域；被第1区域与第2区域夹持的第2导电型的第3区域；设置在第1、第2以及第3区域表面且第3区域上的膜厚比第2区域上的膜厚厚的Si层；设置在Si层上的栅极绝缘膜；以及设置在栅极绝缘膜上的栅极电极。

公开(公告)号：CN104347712A

公开(公告)日：2015-02-11

申请号：CN201410325402.9

申请日：2014-07-09

Applicant: 株式会社东芝

Inventor： 西尾让司 ,  清水达雄 ,  太田千春 ,  四户孝

IPC: H01L29/78 ,  H01L29/24 ,  H01L21/336

CPC classification number: H01L29/167 ,  H01L29/105 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66333 ,  H01L29/66477 ,  H01L29/66712 ,  H01L29/7395 ,  H01L29/78 ,  H01L29/7802

Abstract: 本发明涉及半导体装置及其制造方法。所述半导体装置具备：n型第一SiC外延层；p型第二SiC外延层，其设置在第一SiC外延层上，且含有p型杂质和n型杂质，在将p型杂质设定为元素A、将n型杂质设定为元素D的情况下，元素A与元素D的组合为Al(铝)、Ga(镓)或In(铟)与N(氮)的组合、B(硼)与P(磷)的组合中的至少一种组合，构成组合的元素D的浓度相对于元素A的浓度之比大于0.33且小于1.0；n型第一SiC区域及第二SiC区域，其设置在第二SiC外延层的表面；栅绝缘膜；栅电极；第一电极，其设置在第二SiC区域上；以及第二电极，其设置在与第一电极相反的一侧。

公开(公告)号：CN101055893A

公开(公告)日：2007-10-17

申请号：CN200710086346.8

申请日：2007-03-13

Applicant: 株式会社东芝

Inventor： 西川幸江 ,  高岛章 ,  清水达雄

IPC: H01L29/788 ,  H01L29/51 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/42324 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/513 ,  H01L29/7885

Abstract: 本申请涉及一种非易失性半导体存储器件中的存储单元，其包括隧穿绝缘膜、由包含Si的导电材料制成的浮动栅电极、由稀土氧化物、稀土氮化物或稀土氧氮化物制成的电极间绝缘膜、控制栅电极、以及在浮动栅电极和电极间绝缘膜之间形成的金属硅化膜。

公开(公告)号：CN119677140A

公开(公告)日：2025-03-21

申请号：CN202410217286.2

申请日：2024-02-28

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 井口智明 ,  清水达雄 ,  小林勇介 ,  马场祥太郎 ,  雁木比吕 ,  根本宏树 ,  福田大地 ,  西脇达也

IPC: H10D30/66 ,  H10D62/10

Abstract: 提供能够提高阈值电压的半导体装置。根据实施方式，半导体装置包括第1～3导电部、第1绝缘部以及半导体部。第2导电部在第1方向上与第1导电部分离。第3导电部在与第1方向交叉的第2方向上与第2导电部的一部分排列。第1绝缘部包括设置于第2导电部的一部分与第3导电部之间的第1绝缘区域。半导体部包括第1、2半导体区域，是第1导电类型。第1半导体区域设置于第1导电部与第2导电部之间。第2半导体区域设置于第2导电部的一部分与第1绝缘区域之间且与第2导电部肖特基接合。在第2导电部和第2半导体区域的界面，第1杂质偏析。在第1导电类型为n型的情况下，第1杂质包含从由硼、铟、铝以及铍构成的群选择的至少1种。

公开(公告)号：CN115732535A

公开(公告)日：2023-03-03

申请号：CN202210123253.2

申请日：2022-02-10

Applicant: 株式会社东芝

Inventor： 櫛部光弘 ,  西尾让司 ,  饭岛良介 ,  清水达雄 ,  太田千春 ,  须山章子

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L29/872 ,  H01L21/329 ,  H01L21/331 ,  H01L21/336

Abstract: 提供能够提高特性的晶圆、半导体装置及其制造方法。根据实施方式，晶圆包括基板以及结晶层。所述基板包括包含SiC的多个SiC区域和设置于所述多个SiC区域之间且包含Si的SiC间区域。所述结晶层包括包含SiC的第一层和在第一方向上设置于所述基板与所述第一层之间且包含SiC的第一中间层。所述第一层以第一层浓度包含氮。所述第一中间层中的氮的第一中间层浓度比所述第一浓度高。

公开(公告)号：CN106531807B

公开(公告)日：2020-06-26

申请号：CN201610772518.6

申请日：2016-08-30

Applicant: 株式会社东芝

Inventor： 斋藤尚史 ,  蔵口雅彦 ,  清水达雄 ,  中野慎太郎

IPC: H01L29/78 ,  H01L29/06

Abstract: 提供阈值变动得到抑制的半导体装置。实施方式的半导体装置具备：第1氮化物半导体层；源极电极，设置在第1氮化物半导体层上；漏极电极，设置在第1氮化物半导体层上；栅极电极，设置在源极电极与漏极电极之间；第1膜，设置在第1氮化物半导体层上的源极电极与栅极电极之间以及栅极电极与漏极电极之间，该第1膜的氢扩散系数比硅氧化膜的氢扩散系数低；以及第2膜，设置在第1膜上。