-
公开(公告)号：CN102790155B
公开(公告)日：2015-11-11
申请号：CN201210048487.1
申请日：2012-02-28
Applicant: 株式会社东芝
CPC classification number: H01L33/007 , H01L21/02381 , H01L21/02458 , H01L21/02507 , H01L21/0254 , H01L21/0262 , H01L21/02658 , H01L33/04 , H01L33/12 , H01L33/32
Abstract: 本发明涉及氮化物半导体器件、氮化物半导体晶片以及制造氮化物半导体层的方法。根据一个实施例，一种氮化物半导体器件包括：基础层，其形成在含Al的氮化物半导体层上，该含Al的氮化物半导体层形成在硅衬底上，基础层包含GaN；以及功能层，其被设置在基础层上，功能层包括第一半导体层，第一半导体层的杂质浓度高于基础层的杂质浓度，且第一半导体层包含第一导电类型的GaN。含Al的氮化物半导体层包括多层结构体，多层结构体包括第一层和多个第二层，第一层被设置在第二层之间。第一层和第二层包含氮化物半导体。第一层的Al组成比低于第二层的Al组成比。基础层的厚度大于第一层的厚度且小于第一半导体层的厚度。
-
公开(公告)号：CN102790147B
公开(公告)日：2015-05-06
申请号：CN201210017269.1
申请日：2012-01-19
Applicant: 株式会社东芝
CPC classification number: H01L33/32 , H01L21/02381 , H01L21/02458 , H01L21/02507 , H01L21/0254 , H01L21/02576 , H01L21/02584 , H01L29/2003 , H01L33/007 , H01L33/12
Abstract: 本发明涉及氮化物半导体器件、氮化物半导体晶片以及用于制造氮化物半导体层的方法。根据一个实施例，一种氮化物半导体器件包括：层叠基础层和功能层。在AlN缓冲层上形成所述层叠基础层，所述AlN缓冲层在硅衬底上形成。所述层叠基础层包括交替层叠的AlN基础层和GaN基础层。所述功能层包括低浓度部件和在所述低浓度部件上提供的高浓度部件。在多个GaN基础层中最靠近硅衬底的衬底侧GaN基础层包括：第一和第二部分，以及在所述第一和所述第二部分之间提供的第三部分。所述第三部分具有不小于5×1018cm-3的Si浓度并且具有比所述第一和所述第二部分的厚度的总和小的厚度。
-
公开(公告)号：CN114188411B
公开(公告)日：2025-05-23
申请号：CN202110023207.0
申请日：2021-01-08
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H10D30/47 , H10D84/82 , H01L23/528
Abstract: 提供输出电容小的半导体装置，从下到上具备：基板；第一氮化物半导体层；带隙更大的第二氮化物半导体层；第一源极电极；第二源极电极，还具备：设于第一源极电极与第二源极电极间的第二氮化物半导体层之上的第一栅极电极；设于第二源极电极与第一栅极电极间的第二氮化物半导体层之上的第二栅极电极；漏极电极，设于第一栅极电极与第二栅极电极间的第二氮化物半导体层之上，具有第一布线、设于第二栅极电极与第一布线间的第二布线、设于第一布线与第二布线间的下方的第二氮化物半导体层的元件分离区域、和设于第一布线、第二布线以及元件分离区域之上并与第一布线以及第二布线电连接的第四布线；以及设于元件分离区域与第四布线间的绝缘膜。
-
公开(公告)号：CN118693143A
公开(公告)日：2024-09-24
申请号：CN202310717029.0
申请日：2023-06-16
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/778 , H01L29/417 , H01L21/335
Abstract: 实施方式涉及半导体装置及其制造方法。半导体装置具备氮化物半导体层、源极电极、漏极电极、栅极电极、绝缘膜、以及位于栅极电极与漏极电极之间且与氮化物半导体层接触且与漏极电极电连接的导体层。漏极电极具有与氮化物半导体层接触的第一部分、和与第一部分相比位于导体层侧的第二部分。绝缘膜具有位于导体层与漏极电极之间的一部分。第二部分设置在绝缘膜的一部分上。
-
公开(公告)号：CN118693142A
公开(公告)日：2024-09-24
申请号：CN202310715799.1
申请日：2023-06-16
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/778 , H01L29/417 , H01L21/335
Abstract: 本发明的实施方式涉及半导体装置以及半导体装置的制造方法。实施方式的半导体装置包含第一～第二半导体层、第一～第三电极、导电部和绝缘部。第二半导体层设于第一半导体层之上。第一电极设于第二半导体层之上。第一电极包含电极部和电极延伸部。电极延伸部从电极部的上端部向与从第一半导体层朝向第二半导体层的第一方向垂直的第二方向延伸。第二电极设于第二半导体层之上，在第二方向上与第一电极分离。导电部与第二半导体层的上表面相接，位于第一电极与第二电极之间且与第一电极接触。绝缘部设于导电部之上，位于导电部与电极延伸部之间。第三电极隔着绝缘膜部位于第二半导体层的上方，且位于第一电极与第二电极之间。
-
Patent Agency Ranking
公开(公告)号：CN118100098A
公开(公告)日：2024-05-28
申请号：CN202410225970.5
申请日：2021-01-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 一种能应用于多种使用方案的半导体装置。半导体装置具备：半导体封装，半导体封装具有具备第一电极、第二电极和第一控制电极的n型沟道常断晶体管、具有电连接于第二电极的第三电极、第四电极和第二控制电极的常通晶体管、具有电连接于第二控制电极的第一阳极和电连接于第三电极的第一阴极的第一二极管及具有电连接于第一电极的第二阳极和电连接于第二电极的第二阴极的齐纳二极管；第一端子，设于半导体封装，电连接于第一电极；多个第二端子，电连接于第一电极，排列于第一方向上；第三端子，电连接于第四电极；多个第四端子，电连接于第一控制电极，排列于第一方向上；以及多个第五端子，电连接于第二控制电极，排列于第一方向上。
-
公开(公告)号：CN110911483B
公开(公告)日：2023-11-07
申请号：CN201811451853.1
申请日：2018-11-30
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/778 , H01L29/40 , H01L29/423
Abstract: 实施方式提供一种开关特性优异的半导体装置。实施方式的半导体装置具备：第1氮化物半导体层；位于第1氮化物半导体层上、且与第1氮化物半导体层相比带隙更大的第2氮化物半导体层；位于第1氮化物半导体层上、且与第1氮化物半导体层电连接的第1电极；位于第1氮化物半导体层上、且与第1氮化物半导体层电连接的第2电极；位于第1电极与第2电极之间的栅极电极；与第1电极连接的第1场板电极；与第1电极电连接、且位于栅极电极与第2电极之间的第2场板电极；位于栅极电极上的第1导电层；和位于第1导电层上的第2导电层。栅极电极与第2场板电极之间的第1距离小于第1导电层与第2场板电极之间的第2距离，且小于等于第2导电层与第2场板电极之间的第3距离。
-
公开(公告)号：CN115101597A
公开(公告)日：2022-09-23
申请号：CN202210727614.4
申请日：2018-08-20
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/40 , H01L21/336
Abstract: 一种抑制了在恢复动作时产生破坏的半导体装置。半导体装置具备：第1导电型的第1半导体区域；第2导电型的基底区域，形成在上述第1半导体区域之上；多个栅极电极，贯通上述基底区域而到达上述第1半导体区域；多个栅极绝缘膜，形成于上述多个栅极电极的每个栅极电极的周围；第1区域，是处于上述多个栅极绝缘膜之间的多个区域中的形成有第1导电型的源极区域的区域；第2区域，在上述多个区域中，位于上述第1区域的末端区域，未形成有上述源极区域；第1宽度的第1接触部，形成于上述第1区域，将上述基底区域与源极电极电连接；以及比上述第1宽度宽的第2宽度的第2接触部，形成于上述第2区域，将上述基底区域与上述源极电极电连接。
-
公开(公告)号：CN114242712A
公开(公告)日：2022-03-25
申请号：CN202110878854.X
申请日：2021-08-02
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L25/18 , H01L29/778 , H01L29/78
Abstract: 实施方式的半导体装置具备：第一氮化物半导体层，具有第一面和第二面；第一源极电极，设置于第一面；第一漏极电极，设置于第一面；第一栅极电极，设置于第一源极电极与第一漏极电极之间的第一面；第二氮化物半导体层，设置于第二面，具有第三面和第四面，与第一氮化物半导体层相比带隙小，该第三面与第二面对置；以及第一半导体器件，设置于第四面，具有为第四面以下的大小且与第四面对置的第五面，包含与第二氮化物半导体层相比带隙的第一半导体材料。
-
公开(公告)号：CN109509785A
公开(公告)日：2019-03-22
申请号：CN201810052145.4
申请日：2018-01-19
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/40 , H01L29/739 , H01L29/78
Abstract: 本发明的实施方式提供能够提高具有沟槽场板构造的纵型晶体管的耐压的半导体装置。实施方式的半导体装置具备：具有第1面和第2面的半导体层；第1电极；第2电极；在第1方向上延伸的多个第1沟槽；包围多个第1沟槽的第2沟槽；设置在第1沟槽中的栅极电极及第1场板电极；第1绝缘层，具有设置在第1沟槽中并具有第1膜厚的第1部分、具有比第1膜厚厚的第2膜厚的第2部分、和具有比第2膜厚厚的第3膜厚的第3部分；设置在第2沟槽中的第2场板电极；设置在第2沟槽中的第2绝缘层；设置在半导体层中的第1导电型的第1半导体区域、第2导电型的第2半导体区域、以及第2导电型的第3半导体区域。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.026 seconds)
