公开(公告)号：CN1501481A

公开(公告)日：2004-06-02

申请号：CN200310114329.2

申请日：2003-11-12

Applicant: 日本电气株式会社

Inventor： 下户直典 ,  本多广一 ,  方庆一郎 ,  村井秀哉 ,  菊池克 ,  马场和宏

IPC: H01L23/12 ,  H01L21/48 ,  H05K1/00 ,  H05K3/00 ,  H05K3/46

CPC classification number: H05K1/0346 ,  H01L23/145 ,  H01L23/49822 ,  H01L23/49894 ,  H01L2221/68345 ,  H01L2224/16 ,  H01L2924/00014 ,  H01L2924/01046 ,  H01L2924/01055 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/15311 ,  H01L2924/3011 ,  H05K3/205 ,  H05K3/386 ,  H05K3/423 ,  H05K3/4644 ,  H05K2201/0154 ,  H05K2203/0733 ,  H01L2224/0401

Abstract: 提供了一种印刷电路板，包括下互连、下互连上形成的基底绝缘膜、基底绝缘膜上形成的通孔、以及通过通孔连接至下互连的上互连。基底绝缘膜的厚度约为3～100μm，并且在温度为23℃时的断裂强度约为80MPa或更大，并且当定义绝缘膜在温度－65℃具有断裂强度“a”且在温度150℃具有断裂强度“b”时，比值(a/b)为约4.5或更小。

公开(公告)号：CN101356641A

公开(公告)日：2009-01-28

申请号：CN200680050392.6

申请日：2006-12-20

Applicant: 日本电气株式会社 ,  恩益禧电子股份有限公司

Inventor： 船矢琢央 ,  村井秀哉 ,  山道新太郎 ,  菊池克 ,  本多广一 ,  宫崎真一

IPC: H01L23/12

Abstract: 半导体搭载用布线基板(5)，至少具有：绝缘膜(1)；在绝缘膜(1)中形成的布线(2)；多个电极凸台(4)，这些电极凸台(4)在绝缘膜(1)的正反两面中露出表面地设置，而且其侧面的至少一部分被绝缘膜(1)埋设；以及连接布线(2)与电极凸台(4)的通路孔(3)。用第1材料来形成连接布线(2)与电极凸台(4)的通路孔(3)。将在绝缘膜(1)中形成的布线(2)彼此连接的至少一个通路孔(3a)，包含与第1材料不同的第2材料。半导体搭载用布线基板(5)有利于在半导体器件的高集成化、高速化或多功能化情况下的端子数量的增加及端子间隔的狭小间距化，特别是能够在基板两面高密度而且高精度地搭载半导体器件、可靠性也优异。

公开(公告)号：CN101355064A

公开(公告)日：2009-01-28

申请号：CN200810134324.9

申请日：2008-07-24

Applicant: 日本电气株式会社 ,  恩益禧电子股份有限公司

Inventor： 村井秀哉 ,  森健太郎 ,  山道新太郎 ,  川野连也 ,  前田武彦 ,  副岛康志

IPC: H01L23/48 ,  H01L23/544 ,  H01L21/50 ,  H01L21/60

CPC classification number: H01L23/544 ,  H01L23/5389 ,  H01L24/19 ,  H01L2223/54426 ,  H01L2223/5448 ,  H01L2224/04105 ,  H01L2224/20 ,  H01L2224/211 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01018 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0106 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01087 ,  H01L2924/14 ,  Y10T29/49146

Abstract: 本发明提供一种通路的位置精度高，高成品率，可靠性出色的半导体芯片内置于绝缘层等中的半导体装置及其制造方法。其具有：其上形成了外部连接用焊盘(23)和通路形成用的定位记号(22)的半导体芯片(20)；具有多个通路(14)的以非感光性树脂为成分的绝缘层(12)；以及通过通路(14)而与外部连接用焊盘(23)电连接并且至少有一部分在绝缘层(12)上面形成的布线(15)。绝缘层(12)在定位记号(23)上面的部分上形成了凹部(13)。凹部(13)的底面只是绝缘层(12)。

公开(公告)号：CN100394593C

公开(公告)日：2008-06-11

申请号：CN200510084420.3

申请日：2005-07-15

Applicant: 日本电气株式会社 ,  恩益禧电子股份有限公司

Inventor： 菊池克 ,  山道新太郎 ,  村井秀哉 ,  本多广一 ,  副岛康志 ,  宫崎真一

IPC: H01L23/52 ,  H01L21/768 ,  H01L21/60

CPC classification number: H01L23/528 ,  H01L23/3114 ,  H01L23/5286 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 公开了一种半导体器件，其中，包括第一布线层和第一绝缘层的微细布线结构部分，形成在半导体衬底上，其中每一第一布线层和每一第一绝缘层都被交替地层压。第一巨型布线结构部分形成在微细布线结构部分上，并且第一巨型布线结构部分是这样形成的，通过以下面的顺序在微细布线结构部分上相继地形成第一巨型布线部分，其包括厚度为第一布线层厚度两倍或更多的第二布线层和第二绝缘层，其中每一第二布线层和每一第二绝缘层被交替地层压；第二巨型布线结构部分，包括厚度为第一布线层厚度两倍或更多的第三布线层和第三绝缘层，其中第三绝缘层在25℃时的弹性模量不大于第二绝缘层在25℃时的弹性模量，每一第三布线层和每一第三绝缘层都被交替地层压。

公开(公告)号：CN1756654A

公开(公告)日：2006-04-05

申请号：CN200380109996.X

申请日：2003-11-19

Applicant: 日本电气株式会社

Inventor： 村井秀哉 ,  下户直典 ,  马场和宏 ,  菊池克

IPC: B32B9/00

CPC classification number: H05K3/4673 ,  B32B7/12 ,  H05K3/4644 ,  H05K2201/0154 ,  H05K2201/0195 ,  H05K2201/0358 ,  Y10T428/24917 ,  Y10T428/249953 ,  Y10T428/249955 ,  Y10T428/249958 ,  Y10T428/31681

Abstract: 一种薄片材料(2)，设有粘接层(2)，在该粘接层(2)上层叠高强度层(3)。粘接层(2)由热硬化材料的环氧树脂构成。另外，高强度层(3)由在环氧树脂的热硬化温度下不软化的、在温度为23℃时的抗拉断裂强度为100MPa以上、在温度为23℃时的断裂延伸率为10％以上，若设温度为－65℃时的抗拉断裂强度为a(MPa)、温度为150℃时的抗拉断裂强度为b(MPa)时，则a/b的值为2.5以下的聚酰亚胺构成。

公开(公告)号：CN1722429A

公开(公告)日：2006-01-18

申请号：CN200510084420.3

申请日：2005-07-15

Applicant: 日本电气株式会社 ,  恩益禧电子股份有限公司

Inventor： 菊池克 ,  山道新太郎 ,  村井秀哉 ,  本多广一 ,  副岛康志 ,  宫崎真一

IPC: H01L23/52 ,  H01L21/768 ,  H01L21/60

CPC classification number: H01L23/528 ,  H01L23/3114 ,  H01L23/5286 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 公开了一种半导体器件，其中，包括第一布线层和第一绝缘层的微细布线结构部分，形成在半导体衬底上，其中每一第一布线层和每一第一绝缘层都被交替地层压。第一巨型布线结构部分形成在微细布线结构部分上，并且第一巨型布线结构部分是这样形成的，通过以下面的顺序在微细布线结构部分上相继地形成第一巨型布线部分，其包括厚度为第一布线层厚度两倍或更多的第二布线层和第二绝缘层，其中每一第二布线层和每一第二绝缘层被交替地层压；第二巨型布线结构部分，包括厚度为第一布线层厚度两倍或更多的第三布线层和第三绝缘层，其中第三绝缘层在25℃时的弹性模量不大于第二绝缘层在25℃时的弹性模量，每一第三布线层和每一第三绝缘层都被交替地层压。

公开(公告)号：CN102646628B

公开(公告)日：2014-08-06

申请号：CN201210097778.X

申请日：2007-10-09

Applicant: 瑞萨电子株式会社

Inventor： 菊池克 ,  山道新太郎 ,  村井秀哉 ,  前田胜美 ,  船矢琢央 ,  森健太郎 ,  前田武彦 ,  川野连也 ,  萱岛祐治

IPC: H01L21/768 ,  H01L23/538

CPC classification number: H01L23/5389 ,  H01L24/19 ,  H01L2223/54486 ,  H01L2224/04105 ,  H01L2224/20 ,  H01L2224/24227 ,  H01L2224/73267 ,  H01L2224/76155 ,  H01L2224/82102 ,  H01L2224/92 ,  H01L2224/92244 ,  H01L2924/01012 ,  H01L2924/01015 ,  H01L2924/0102 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/0104 ,  H01L2924/01042 ,  H01L2924/01046 ,  H01L2924/01057 ,  H01L2924/01073 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/15174 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2224/83 ,  H01L2224/82

Abstract: 一种用于制造半导体装置的方法，包括：在金属基材的一个表面上形成金属图案；形成覆盖金属图案的树脂层；通过从金属基材的另一表面侧在金属基材中形成开口，使得金属图案被保留来得到金属框架；在半导体芯片的电路形成表面面朝上的情况下，将半导体芯片安装在开口内；形成覆盖金属框架和半导体芯片的绝缘层；形成连接到半导体芯片的上表面的导电部分的通孔导体；形成电连接到通孔导体的互连层；以及去除树脂层，使得金属图案被暴露。