-
公开(公告)号：CN102446157A
公开(公告)日：2012-05-09
申请号：CN201010508839.8
申请日：2010-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F15/167 , G06F12/08
Abstract: 一种基于阵列结构的处理器核心的通信方法及通信装置。所述基于阵列结构的处理器核心的通信方法包括：发送端处理器核心获取数据发送指令并进行解析；基于所述数据发送指令的解析结果，所述发送端处理器核心从其通用寄存器文件中获取数据，并将所述数据存储到其发送缓冲单元中；发送端处理器核心将其发送缓冲单元中的数据发送至所述数据发送指令指示的目标处理器核心的接收缓冲单元；目标处理器核心获取数据接收指令并进行解析；基于所述数据接收指令的解析结果，所述目标处理器核心从其接收缓冲单元中获取数据，并将数据存储到其通用寄存器文件中。
-
公开(公告)号：CN114217809B
公开(公告)日：2024-04-30
申请号：CN202110398338.7
申请日：2021-04-14
Applicant: 无锡江南计算技术研究所
IPC: G06F8/41
Abstract: 本发明公开一种无横向一致性的众核精简Cache协议实现方法，包括以下步骤：S1、对Cache行内数据更新情况进行分析，标记出被更新的数据；S2、如果Cache行内所有数据都没有被更新，或者Cache行内所有数据都被更新，跳转至S5，如果Cache行内只有部分数据被更新，跳转至S3；S3、当一个Cache行内的数据只有部分内容需要写回时，其他位掩码置0；S4、根据掩码粒度大小与置位情况，更新主存中对应掩码位为1的数据；S5、直接对Cache行进行写回操作。本发明有效解决共享主存Cache结构的假共享问题，还可以提高写回效率、有效降低处理器在Cache数据管理方面的硬件开销。
-
公开(公告)号：CN110688209B
公开(公告)日：2022-09-13
申请号：CN201910852487.9
申请日：2019-09-10
Applicant: 无锡江南计算技术研究所
Abstract: 本发明涉及计算机体系结构与处理器微结构技术领域，具体为一种基于二叉树的大窗口访存流量调度缓冲结构及方法。一种基于二叉树的大窗口访存流量调度缓冲结构，包括存储条目，用于记录访存请求的信息；空条目队列，用于以队列的形式挂载存储条目；调度二叉树，用于以二叉树的形式组织存储条目。访存请求的信息包括访存请求信息、条目的左子指针、条目的右子指针。本申请在访存请求到达缓冲时，即将其组织成二叉树结构，在发射时只需要选择二叉树的根节点即可，能够在面对大量访存请求时，实现大规模的访存请求调度，挖掘访存序列的局部性，提高访存带宽，缓解访存墙问题。
-
公开(公告)号：CN110688156B
公开(公告)日：2021-02-02
申请号：CN201910864343.5
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F9/30
Abstract: 本发明提供一种直接支持64个结构寄存器的RISC指令集编码格式，属于计算机体系结构和处理器微结构技术领域。该直接支持64个结构寄存器的RISC指令集编码格式中，所有指令编码保持32位定长，编码字段包括结构寄存器索引字段Ra、结构寄存器索引字段Rb、结构寄存器索引字段Rc、结构寄存器索引字段Rd、主操作码OPC、功能码FUNC、子功能码SUBF、立即数#b、立即数#c、立即数偏移字段disp。本发明在不增加指令字长，满足RISC指令集基本功能需求的前提下，降低因结构寄存器数量不足而带来的编程难度，避免小容量结构寄存器与大容量物理寄存器之间进行映射的逻辑开销。
-
公开(公告)号：CN110716812A
公开(公告)日：2020-01-21
申请号：CN201910864442.3
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种支持高并发的分布式同步管理方法与装置，属于计算机体系结构与处理器微结构设计技术领域。该支持高并发的分布式同步管理方法与装置包括如下步骤：S1：选取处理器中第一预设核心作为管理者，其他核心作为参与者；S2：参与者发出向管理者发出同步请求，管理者接收参与者发出的同步请求；S3：当各个参与者发现自己到达同步点后，通过举手方式发送同步状态达到管理者以通知管理者参与者已到达同步点；S3：管理者在确认参与者与自己已到达同一同状态后，通知参与者与自己同步结束。本发明支持多个处理器核同步操作的并发，同步效率较高。
-
Patent Agency Ranking
公开(公告)号：CN110716709A
公开(公告)日：2020-01-21
申请号：CN201910864339.9
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F7/503
Abstract: 本发明提供支持进位借位正常传递的多精度大整数算术运算加速单元，属于计算机体系结构和处理器微结构技术领域。该支持进位借位正常传递的多精度大整数算术运算加速单元包括512位操作数A[511:0]、512位操作数B[511:0]、进位借位寄存器索引idx、进位借位寄存器、512位运算结果RSLT[511:0]、功能码opf和运算装置。本发明可以直接实现512位数据之间的加减运算，进位借位寄存器保存512位计算的进借位，便于扩展实现更高精度大整数之间的加减运算，还可以直接实现两组128位数据之间的乘法运算，配合移位加操作可扩展实现更高精度大整数之间的乘法运算。
-
公开(公告)号：CN110688156A
公开(公告)日：2020-01-14
申请号：CN201910864343.5
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F9/30
Abstract: 本发明提供一种直接支持64个结构寄存器的RISC指令集编码格式，属于计算机体系结构和处理器微结构技术领域。该直接支持64个结构寄存器的RISC指令集编码格式中，所有指令编码保持32位定长，编码字段包括结构寄存器索引字段Ra、结构寄存器索引字段Rb、结构寄存器索引字段Rc、结构寄存器索引字段Rd、主操作码OPC、功能码FUNC、子功能码SUBF、立即数#b、立即数#c、立即数偏移字段disp。本发明在不增加指令字长，满足RISC指令集基本功能需求的前提下，降低因结构寄存器数量不足而带来的编程难度，避免小容量结构寄存器与大容量物理寄存器之间进行映射的逻辑开销。
-
公开(公告)号：CN106126434B
公开(公告)日：2019-04-30
申请号：CN201610460009.X
申请日：2016-06-22
Applicant: 中国科学院计算技术研究所 , 无锡江南计算技术研究所
IPC: G06F12/02 , G06F12/0893
Abstract: 本发明适用于计算机技术领域，提供了一种中央处理器缓存区的缓存行的替换方法及装置，所述方法包括：步骤1，根据分别缓存在所述中央处理器缓存区的多个缓存行中的多个应用程序的任务的优先级标识值和被访问的时间间隔，计算所述中央处理器缓存区中需要被替换的缓存行；步骤2，将所述中央处理器缓存区中需要被替换的缓存行进行替换。借此，本发明提高了实时性数据块的命中率。
-
公开(公告)号：CN103377034B
公开(公告)日：2016-06-08
申请号：CN201210107338.8
申请日：2012-04-12
Applicant: 无锡江南计算技术研究所
IPC: G06F9/38
Abstract: 一种指令预送方法及装置、指令管理系统、运算核心，所述指令预送方法包括：按照程序的执行顺序将所述程序划分为指令块；设置所述指令块的指令超块表，所述指令超块表携带所述指令块的标识，所述指令块的存储地址，下一指令块的标识；按照执行顺序发送指令块至至少一个运算核心。本发明的技术方案可以有效减少运算核心的指令脱靶和等待延迟，提高运算核心的计算效率。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.042 seconds)
