公开(公告)号：CN110688094A

公开(公告)日：2020-01-14

申请号：CN201910861698.9

申请日：2019-09-12

Applicant: 无锡江南计算技术研究所

Inventor： 刘骁 ,  赵冠一 ,  张昆 ,  唐勇 ,  谢军 ,  朱巍 ,  王之辰

IPC: G06F7/72

Abstract: 本发明属于计算机整数乘法校验设计技术领域，特别涉及一种基于并行压缩循环的余数运算电路及方法。包括多个输入端，分别用于输入多个同位宽的二进制数；模加法器，用于输出求余结果；一层或多层进位保留加法器组件，设置在多个输入端和模加法器之间；每一层进位保留加法器组件包括一个或者多个进位保留加法器；最上层的进位保留加法器的两个输出连接至模加法器的输入，其余每层进位保留加法器的和输出作为下层进位保留加法器的输入，其余每层进位保留加法器的进位输出向最左移动1位以后作为下层进位保留加法器的输入；同位宽的二进制数由整数拆分而成。仅在最后输出一级采用了模加法器，而中间级均采用进位保留加法器提高了电路的时序性能。

公开(公告)号：CN102788952B

公开(公告)日：2015-04-08

申请号：CN201210325620.3

申请日：2012-09-05

Applicant: 无锡江南计算技术研究所

Inventor： 李强 ,  许晓红 ,  朱巍 ,  菅陆田 ,  谢军 ,  李峰 ,  宁永波

IPC: G01R31/28

Abstract: 本发明提供了一种芯片测试方法。建立用于模拟待测芯片的芯片功能的参考模型。将随机测试激励在参考模型中运行，并且将随机测试激励的运行轨迹利用MD5算法进行压缩，以便得到一个标准参考值。将与随机测试激励一致的随机测试程序和MD5算法程序加载到芯片中，并且，所述MD5算法程序与所述第二步骤中的MD5算法相对应。使芯片运行随机测试程序。使芯片运行MD5算法程序，从而把随机测试激励的运行轨迹压缩成实际运行值。将芯片的实际运行值从芯片中扫描出来。将从芯片中扫描出来的实际运行值与参考模型的标准参考值进行比较，从而验证芯片的功能正确性。

公开(公告)号：CN110727583A

公开(公告)日：2020-01-24

申请号：CN201910845696.0

申请日：2019-09-09

Applicant: 无锡江南计算技术研究所

Inventor： 朱巍 ,  李宏亮 ,  谢军 ,  宁永波 ,  刘佳季 ,  李峰 ,  菅陆田 ,  吴珊

IPC: G06F11/36

Abstract: 本发明涉及芯片验证技术领域，具体涉及一种基于可扩展验证组件构建验证环境的方法。本发明通过以下技术方案得以实现的：一种基于可扩展验证组件构建验证环境的方法，包含如下步骤：环境构成要素排序步骤：将的环境构成要素分析，根据所述构成要素的可扩展性和通用性进行排序；元素分层步骤：从底到下分成若干元素层，可扩展性和通用性最好的元素放置在最底层；验证组件形成步骤；验证环境框架定义步骤：利用脚本组件库将所述验证组件装填，构成实际运行的验证环境。本发明的目的是提供一种基于可扩展验证组件构建验证环境的方法，即使面对复杂芯片的验证时，依旧可以有针对性的快速构建验证环境，大大提升验证环境的构建效率。

公开(公告)号：CN101470623B

公开(公告)日：2011-02-16

申请号：CN200710160669.7

申请日：2007-12-26

Applicant: 无锡江南计算技术研究所

Inventor： 卢宏生 ,  许勇 ,  郑为华 ,  李媛 ,  范正兵 ,  汪崇学 ,  朱巍 ,  陈健

IPC: G06F9/46 ,  G06F15/163

Abstract: 一种队列管理方法，包括：初始设置队列指针和队列计数器，所述队列指针包括头指针、虚尾指针和实尾指针；发送对应于接收到的队列消息的写请求，并根据发送的写请求的数量累加虚尾指针；根据接收到的写结束确认更新队列计数器，并根据所述写结束确认所包含的元素空间的地址和更新后的队列计数器更新实尾指针，所述头指针和实尾指针之间的元素空间为可消费的队列空间。本发明还公开了一种队列管理器、队列消息的处理方法和系统，不需要顺序执行写请求也能保证队列尾指针的更新和数据写入队列的元素空间的同步，可适用于在大规模并行计算机系统上实现高效的基于队列消息的传送机制，扩大了队列消息的应用范围。