一种基于分支电流的存内累乘计算电路

    公开(公告)号:CN115938430A

    公开(公告)日:2023-04-07

    申请号:CN202211604384.9

    申请日:2022-12-13

    Applicant: 安徽大学

    Abstract: 本发明涉及一种基于分支电流的存内累乘计算电路。该基于分支电流的存内累乘计算电路包括用于存储权重数据的存储阵列,存储阵列由多个相同的SRAM单元构成,每列SRAM单元共享位线BL、BLB。位线BL、BLB与用于复制一个恒流源电流的cascode电流镜单元连接。每列SRAM单元通过位线BL对应连接一个用于输出累乘结果的运算放大器单元。本发明通过cascode电流镜单元为位线BL、BLB提供稳定电流,通过给位线电流的方式替代给位线电压方式,运算功耗进一步降低;通过运算放大器单元能够产生稳定的输出电压,保证运算速度,稳定输出运算结果,并行度高,实现高速低功耗的乘累加计算。

    一种Cu3SbSe4三元纳米球的制备方法

    公开(公告)号:CN103787283A

    公开(公告)日:2014-05-14

    申请号:CN201410014937.4

    申请日:2014-01-03

    Applicant: 安徽大学

    Abstract: 本发明公开了一种Cu3SbSe4三元纳米球的制备方法,属于纳米材料制备技术领域。本发明在室温下制备硒源,将其注射到180摄氏度的阳离子反应溶液中,反应时间为半小时,结束后水浴迅速冷却反应的溶液,冷却液经几次离心洗涤处理后烘干得到产物。合成步骤简单,产率高,节能,适合大量快速合成,得到的产物为直径18纳米的球,颗粒分布均匀。通过等离子放电烧结成型后,经测试和计算Cu3SbSe4纳米材料具有很好的热电性质。

    面向需求的动态高增益放大电路及Pipeline SAR ADC

    公开(公告)号:CN119945334A

    公开(公告)日:2025-05-06

    申请号:CN202510035647.6

    申请日:2025-01-09

    Applicant: 安徽大学

    Abstract: 本发明属于模拟电路领域,具体涉及一种面向需求的动态高增益放大电路及Pipeline SAR ADC。该电路包括一个输出增益可调的前端动态放大器以及一个CR‑CLS电路,CR‑CLS电路由CLS电容C7、C8,修调电容C9、C10,以及CMOS开关K25‑K38构成。其中,前端动态放大器和CR‑CLS电路中的CLS电容和修调电容在电路中的拓扑结构可以在积分‑估计和积分‑电平移位的模式切换过程进行动态调整和相互匹配,进而优化电路的最终输出的增益和摆幅。前端动态放大器的增益匹配优化了电路在先进工艺下的开环增益性能、闭环增益精度;CR‑CLS引入的修调电容则有效减小开关电容积分电路中的非理想因素,减小积分误差。

    带符号乘法电路、列级MAC电路、最大值寻找电路及芯片

    公开(公告)号:CN119356639B

    公开(公告)日:2025-03-11

    申请号:CN202411920531.2

    申请日:2024-12-25

    Applicant: 安徽大学

    Abstract: 本发明属于集成电路领域,具体涉及一种带符号乘法电路、列级MAC电路、最大值寻找电路及芯片。带符号乘法电路包括数值运算单元和符号运算单元;数值运算单元由至少一个读写分离且具有读取双端口的SRAM单元构成。符号运算单元由三个与门和一个D触发器构成。符号位运算单元用于根据符号位的乘积将操作数的数值位传输到数值运算单元中,并完成数值位间的乘法运算。乘积结果最终体现在位线的放电状态上。利用多个带符号乘法电路可以构成列级MAC电路,将带符号乘法电路进行阵列化可以得到MAC结果的最大值寻找电路。本发明的最大值寻找电路可以解决了现有存内计算架构难以对带自注意力机制的神经网络运算任务进行加速的问题。

    联合知识蒸馏与核相似性的CNN结构化稀疏方法及系统

    公开(公告)号:CN118364871A

    公开(公告)日:2024-07-19

    申请号:CN202410354849.2

    申请日:2024-03-27

    Applicant: 安徽大学

    Abstract: 本发明涉及神经网络技术领域,更具体的,涉及联合知识蒸馏与核相似性的CNN结构化稀疏方法及系统。本发明包括:获取样本数据集,并划分成训练集和测试集;使用样本数据集对原始CNN模型进行预训练,得到预训练后的CNN模型;基于预训练后的CNN模型,使用训练集进行多轮正式训练,直至模型的稀疏度和在测试集上的准确度达到最优平衡,即得到最终的轻量模型。本发明引入了知识蒸馏、并在其基础上对教师模型和学生模型进行了不同程度的稀疏化处理,而且稀疏化的损失函数增加了核相似性构建的函数项,可以在获得足够稀疏度模型的同时更好的保持住原有模型的准确度性能。本发明解决了现有的SSL法存在模型准确度与稀疏度不平衡的问题。

    单bit权重产生单元、多bit权重产生单元、阵列组及计算宏

    公开(公告)号:CN117153218A

    公开(公告)日:2023-12-01

    申请号:CN202310968651.9

    申请日:2023-08-02

    Applicant: 安徽大学

    Abstract: 本发明涉及动态随机存取存储技术领域,具体涉及单bit权重产生单元、多bit权重产生单元、阵列组及计算宏。本发明的单bit权重产生单元包括n个标准6T‑SRAM单元和1个转置XNOR累加单元,将转置XNOR累加单元作为计算单元,并外接在标准6T‑SRAM上,进而实现多bit同或累加的推理和训练操作。本发明的多bit权重产生单元由4个单bit权重产生单元组成,阵列组由阵列分布的多bit权重产生单元组成、存内计算宏基于阵列组构建。本发明根据推理和训练操作的特点,制定了不同的量化方案,实现整合,对芯片资源进行有效的利用,解决了现有的推理‑训练芯片在推理操作时出现速度减慢、后向传播精确度降低的问题。

    一种基于UVM的可重用的寄存器性能交互验证系统及其应用

    公开(公告)号:CN116340150A

    公开(公告)日:2023-06-27

    申请号:CN202310181903.3

    申请日:2023-02-24

    Applicant: 安徽大学

    Abstract: 本发明设计集成电路设计领域,具体涉及一种基于UVM的可重用的寄存器性能交互验证系统及其应用。该验证系统应用于一个包含主机和从机的验证设备中。验证系统采用system verilog语言编写,并基于UVM库创建,运行于验证设备的主机中。从机与主机采用接口通信连接;从机为使用verilog或者system verilog语言编写的RTL设计方案。本发明提供的寄存器性能交互验证系统包括:配置模块、测试用例模块、激励序列库模块、验证层,以及事务级建模通信单元。该验证系统不用更改内部代码,只需要对主、从机之间的通信内容进行配置即可用于其它项目验证。因此,本发明可以解决现有芯片设计过程中,验证系统和工具在不同项目间无法重用导致的项目的仿真和验证成本较高的问题。

    一种在内存中实现迭代式或计算的10T SRAM电路

    公开(公告)号:CN115472196A

    公开(公告)日:2022-12-13

    申请号:CN202211124008.X

    申请日:2022-09-15

    Applicant: 安徽大学

    Abstract: 本发明公开了一种在内存中实现迭代式或计算的10T SRAM电路,所述电路以10TSRAM单元为基本单元设置n行n列的内存单元,每个10T SRAM单元包括上半部分、中间部分和下半部分,PMOS晶体管M1和M2,NMOS晶体管M3和M4构成上半部分;NMOS晶体管M5和M6构成中间部分;PMOS晶体管M7和M8,NMOS晶体管M9和M10构成下半部分;上半部分和下半部分作为两个4T SRAM单元存储,中间部分作为开关使用。该电路不仅能够实现多行数据的或计算,也能实现一个单元存储上下均可存储数据的功能,打破了空间上对计算的限制。

    一种Cu3SbSe4三元纳米球的制备方法

    公开(公告)号:CN103787283B

    公开(公告)日:2015-12-30

    申请号:CN201410014937.4

    申请日:2014-01-03

    Applicant: 安徽大学

    Abstract: 本发明公开了一种Cu3SbSe4三元纳米球的制备方法,属于纳米材料制备技术领域。本发明在室温下制备硒源,将其注射到180摄氏度的阳离子反应溶液中,反应时间为半小时,结束后水浴迅速冷却反应的溶液,冷却液经几次离心洗涤处理后烘干得到产物。合成步骤简单,产率高,节能,适合大量快速合成,得到的产物为直径18纳米的球,颗粒分布均匀。通过等离子放电烧结成型后,经测试和计算Cu3SbSe4纳米材料具有很好的热电性质。

Patent Agency Ranking