公开(公告)号：CN117153218A

公开(公告)日：2023-12-01

申请号：CN202310968651.9

申请日：2023-08-02

Applicant: 安徽大学

Inventor： 卢文娟 ,  张宇龙 ,  刘玉 ,  彭春雨 ,  戴成虎 ,  郝礼才 ,  李鑫 ,  蔺智挺 ,  吴秀龙

IPC: G11C11/413 ,  G11C11/415 ,  G11C11/416

Abstract: 本发明涉及动态随机存取存储技术领域，具体涉及单bit权重产生单元、多bit权重产生单元、阵列组及计算宏。本发明的单bit权重产生单元包括n个标准6T‑SRAM单元和1个转置XNOR累加单元，将转置XNOR累加单元作为计算单元，并外接在标准6T‑SRAM上，进而实现多bit同或累加的推理和训练操作。本发明的多bit权重产生单元由4个单bit权重产生单元组成，阵列组由阵列分布的多bit权重产生单元组成、存内计算宏基于阵列组构建。本发明根据推理和训练操作的特点，制定了不同的量化方案，实现整合，对芯片资源进行有效的利用，解决了现有的推理‑训练芯片在推理操作时出现速度减慢、后向传播精确度降低的问题。