公开(公告)号：CN103270601B

公开(公告)日：2016-02-24

申请号：CN201180061376.8

申请日：2011-12-15

Applicant: 夏普株式会社

Inventor： 守口正生 ,  神崎庸辅 ,  高西雄大 ,  楠见崇嗣 ,  松木园广志

IPC: H01L29/786 ,  G02F1/1368 ,  G09F9/30 ,  H01L21/336 ,  H01L51/50

CPC classification number: H01L27/124 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2001/134372 ,  H01L23/564 ,  H01L27/1225 ,  H01L27/1248 ,  H01L27/1255 ,  H01L27/3262 ,  H01L27/3276 ,  H01L29/66969 ,  H01L29/78606 ,  H01L29/7869 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的半导体装置（100）为具有薄膜晶体管（10）的半导体装置，包括：形成在基板（60）之上的薄膜晶体管（10）的栅极电极（62）；形成在栅极电极（62）之上的栅极绝缘层（66）；形成在栅极绝缘层（66）之上的氧化物半导体层（68）；和配置在氧化物半导体层（68）之上的源极电极（70s）和漏极电极（70d）；形成在氧化物半导体层（68）、源极电极（70s）和漏极电极（70d）之上的保护层（72）；形成在保护层（72）之上的供氧层（74）；和形成在供氧层之（74）之上的扩散防止层（78）。

公开(公告)号：CN102160183B

公开(公告)日：2014-08-06

申请号：CN200980136174.8

申请日：2009-09-01

Applicant: 夏普株式会社

Inventor： 齐藤裕一 ,  守口正生 ,  吉田德生 ,  岩濑泰章 ,  神崎庸辅 ,  坂本真由子

IPC: H01L29/786 ,  C23C16/24 ,  G02F1/1345 ,  G02F1/1368

CPC classification number: H01L27/12 ,  G02F1/136204 ,  H01L27/1225

Abstract: 二极管(201)具备：栅极电极(2)；在栅极电极(2)上形成的栅极绝缘层(5)；在栅极绝缘层(5)上形成的具有第1区域(6a)、第2区域(7b)的至少1个半导体层(6、7)；在第1区域(6a)上设置的与第1区域(6a)和栅极电极(2)电连接的第1电极(10)；以及在第2区域(7b)上设置的与第2区域(7b)电连接的第2电极(12)，至少1个半导体层(6、7)具有隔着栅极绝缘层(5)与栅极电极(2)重叠的沟道区域(6c)和与栅极电极(2)不重叠的电阻区域(7d)，在二极管(201)的导通状态下，在第1电极(10)和第2电极(12)之间形成包含沟道区域(6c)和电阻区域(7d)的电流路径。

公开(公告)号：CN101861642B

公开(公告)日：2013-04-17

申请号：CN200880116108.X

申请日：2008-11-10

Applicant: 夏普株式会社

Inventor： 守口正生 ,  齐藤裕一 ,  希达亚特·奇斯达琼奴

IPC: H01L21/336 ,  H01L29/786

CPC classification number: H01L29/66765 ,  H01L29/66757 ,  H01L29/78633 ,  H01L29/78675 ,  H01L29/78678

Abstract: 以高的制造效率提供导通电流大、且抑制了截止电流的薄膜晶体管。本发明的薄膜晶体管具备：栅极电极；微晶硅层，其包含微晶硅，具有与基板面平行的上面和下面以及被上面和下面隔着的端面；第一接触层和第二接触层，其包含杂质，形成为分别与微晶硅层相接；源极电极，其形成为与第一接触层相接；以及漏极电极，其形成为与第二接触层相接，第一接触层和第二接触层中的至少一方不与微晶硅层的上面和下面相接而仅与端面相接。

公开(公告)号：CN102160183A

公开(公告)日：2011-08-17

申请号：CN200980136174.8

申请日：2009-09-01

Applicant: 夏普株式会社

Inventor： 齐藤裕一 ,  守口正生 ,  吉田德生 ,  岩濑泰章 ,  神崎庸辅 ,  坂本真由子

IPC: H01L29/786 ,  C23C16/24 ,  G02F1/1345 ,  G02F1/1368

CPC classification number: H01L27/12 ,  G02F1/136204 ,  H01L27/1225

Abstract: 二极管(201)具备：栅极电极(2)；在栅极电极(2)上形成的栅极绝缘层(5)；在栅极绝缘层(5)上形成的具有第1区域(6a)、第2区域(7b)的至少1个半导体层(6、7)；在第1区域(6a)上设置的与第1区域(6a)和栅极电极(2)电连接的第1电极(10)；以及在第2区域(7b)上设置的与第2区域(7b)电连接的第2电极(12)，至少1个半导体层(6、7)具有隔着栅极绝缘层(5)与栅极电极(2)重叠的沟道区域(6c)和与栅极电极(2)不重叠的电阻区域(7d)，在二极管(201)的导通状态下，在第1电极(10)和第2电极(12)之间形成包含沟道区域(6c)和电阻区域(7d)的电流路径。

公开(公告)号：CN101971306A

公开(公告)日：2011-02-09

申请号：CN200980108572.9

申请日：2009-03-03

Applicant: 夏普株式会社

Inventor： 福岛康守 ,  高藤裕 ,  守口正生 ,  多田宪史 ,  史蒂芬·罗伊·德鲁斯

IPC: H01L21/336 ,  H01L21/02 ,  H01L21/8238 ,  H01L27/08 ,  H01L27/092 ,  H01L27/12 ,  H01L29/786

CPC classification number: H01L27/124 ,  H01L27/1214 ,  H01L27/1225 ,  H01L27/1266 ,  H01L29/4908 ,  H01L29/66772

Abstract: 本发明提供一种半导体装置、其制造方法和显示装置，所述半导体装置可以提高在被薄膜化的基体层中所形成的、且被接合到其它基板上的PMOS晶体管的亚阈特性。本发明的半导体装置是具备基板和器件部的半导体装置，所述器件部被接合到上述基板，上述器件部包含基体层和PMOS晶体管，上述PMOS晶体管包含第一电传导路径和第一栅极电极，上述第一电传导路径形成在上述基体层的配置有上述第一栅极电极的一侧。

公开(公告)号：CN101861642A

公开(公告)日：2010-10-13

申请号：CN200880116108.X

申请日：2008-11-10

Applicant: 夏普株式会社

Inventor： 守口正生 ,  齐藤裕一 ,  希达亚特·奇斯达琼奴

IPC: H01L21/336 ,  H01L29/786

CPC classification number: H01L29/66765 ,  H01L29/66757 ,  H01L29/78633 ,  H01L29/78675 ,  H01L29/78678

Abstract: 以高的制造效率提供导通电流大、且抑制了截止电流的薄膜晶体管。本发明的薄膜晶体管具备：栅极电极；微晶硅层，其包含微晶硅，具有与基板面平行的上面和下面以及被上面和下面隔着的端面；第一接触层和第二接触层，其包含杂质，形成为分别与微晶硅层相接；源极电极，其形成为与第一接触层相接；以及漏极电极，其形成为与第二接触层相接，第一接触层和第二接触层中的至少一方不与微晶硅层的上面和下面相接而仅与端面相接。

公开(公告)号：CN202839621U

公开(公告)日：2013-03-27

申请号：CN201090001016.X

申请日：2010-04-21

Applicant: 夏普株式会社

Inventor： 中谷喜纪 ,  守口正生 ,  神崎庸辅 ,  高西雄大

IPC: H01L29/786 ,  G02F1/1368 ,  H01L21/336

CPC classification number: H01L29/78696 ,  H01L29/04 ,  H01L29/66757 ,  H01L29/78609 ,  H01L29/78675

Abstract: 本实用新型的目的在于维持薄膜晶体管的导通电流，并且降低截止电流。在TFT(100)中，在玻璃基板(101)上形成源极电极(110)和漏极电极(112)，在它们的上表面分别形成有包括微晶硅的n型硅层(120、121)。在n型硅层(120、121)上形成微晶硅区域(135、136)，在玻璃基板(101)上形成有非晶硅区域(130)。以覆盖它们的方式形成有微晶硅层(145)。因此，导通电流从漏极电极(112)按顺序通过微晶硅区域(135)、微晶硅层(145)、微晶硅区域(136)，向源极电极(110)流动。另外，截止电流被非晶硅区域(130)限制。