-
公开(公告)号：CN104576370A
公开(公告)日：2015-04-29
申请号：CN201410551194.4
申请日：2014-10-17
Applicant: 国际商业机器公司 , 格罗方德半导体股份有限公司
IPC: H01L21/335
CPC classification number: H01L21/823828 , H01L21/823437 , H01L21/823468 , H01L21/823864
Abstract: 提供了形成晶体管的方法。该方法包括形成多个晶体管结构以便在衬底上具有多个伪栅极。每个伪栅极由小于伪栅极并且对于不同晶体管结构不同的高度的侧壁间隔件围绕，结果得到侧壁间隔件之上的不同深度的凹坑。该方法然后在伪栅极之上以及在多个晶体管结构的凹坑内沉积保形的电介质层，其中该保形的电介质层的厚度为凹坑的宽度的至少一半，仅仅去除保形的电介质层的在伪栅极之上的部分来暴露伪栅极；以及用多个高k金属栅替换伪栅极。
-
公开(公告)号：CN104051272A
公开(公告)日：2014-09-17
申请号：CN201410095311.0
申请日：2014-03-14
Applicant: 国际商业机器公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
CPC classification number: H01L27/1211 , H01L29/66795 , H01L29/7843 , H01L29/785
Abstract: 本发明涉及应力增强的finFET器件。具有增强的应变的非平面半导体包括衬底以及形成在所述衬底的表面上的至少一个半导电鳍。栅极叠层形成在所述至少一个半导电鳍的一部分上。应力衬里形成在所述栅极叠层和所述至少一个半导电鳍的多个侧壁中的至少每一个侧壁之上。所述应力衬里至少向所述至少一个半导电鳍的沟道区、源极区和漏极区赋予应力。所述沟道区位于所述栅极叠层下方的至少一个半导电鳍中。
-
公开(公告)号：CN103633084A
公开(公告)日：2014-03-12
申请号：CN201310337452.4
申请日：2013-08-02
Applicant: 意法半导体公司 , 国际商业机器公司 , 法国原子能及替代能源委员会
IPC: H01L27/02 , H01L27/092 , H01L21/762 , H01L21/8238
CPC classification number: H01L21/76232 , H01L29/66772 , H01L29/78654
Abstract: 一种电子器件可以包括衬底、覆盖衬底的掩埋氧化物(BOX)层、覆盖BOX层的至少一个半导体器件和在衬底中并且与至少一个半导体器件相邻的至少一个浅沟槽隔离(STI)区域。至少一个STI区域与衬底限定侧壁表面并且可以包括对侧壁表面的底部分加衬的氧化物层、对侧壁表面的在底部分以上的上部分加衬的氮化物层和在氮化物与氧化物层之间的绝缘材料。
-
公开(公告)号：CN101299419B
公开(公告)日：2010-12-08
申请号：CN200810086076.5
申请日：2008-03-14
Applicant: 国际商业机器公司
IPC: H01L21/768 , H01L23/522
CPC classification number: H01L23/5222 , H01L21/7682 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及一种半导体器件及其制造方法。公开了一种在半导体器件内形成腔的方法。所述方法包括在半导体器件的ILD层内的腔的内表面上淀积抗成核层。所述抗成核层防止了在所述腔内形成随后淀积的介质层。通过防止这些层的形成，减小了电容，并由此改善半导体的性能。
-
Patent Agency Ranking
公开(公告)号：CN100576530C
公开(公告)日：2009-12-30
申请号：CN200680036654.3
申请日：2006-10-03
Applicant: 国际商业机器公司
IPC: H01L23/58
CPC classification number: H01L21/76843 , H01L21/76844 , H01L21/76846 , H01L21/76856 , H01L21/76873 , H01L23/53238 , H01L2221/1089 , H01L2924/0002 , H01L2924/00
Abstract: 提供一种包括具有增强导电材料，优选地Cu扩散性质的电镀种子层的互连结构，其消除使用单独的扩散层和种子层的需求。具体地，本发明在电镀种子层内提供氧/氮过渡区用于互连金属扩散增强。电镀种子层可以包括Ru、Ir或它们的合金，并且互连导电材料可以包括Cu、Al、AlCu、W、Ag、Au等。优选地，互连导电材料是Cu或AlCu。更具体地说，本发明提供一种包括夹在顶部与底部种子区之间的氧/氮过渡区的单个种子层。电镀种子层内的氧/氮过渡区的存在急剧地增强电镀种子的扩散势垒电阻。
-
公开(公告)号：CN101609829A
公开(公告)日：2009-12-23
申请号：CN200910145974.8
申请日：2009-06-15
Applicant: 国际商业机器公司
IPC: H01L23/528 , H01L23/532 , H01L21/768
CPC classification number: H01L23/5226 , H01L21/76805 , H01L21/76807 , H01L21/76814 , H01L21/76844 , H01L21/76846 , H01L21/76849 , H01L23/53238 , H01L2924/0002 , H01L2924/00
Abstract: 提供一种具有增强的抗电迁移性的互连结构，其中过孔开口的下部包括多层衬垫。该多层衬垫从电介质材料的构图表面向外包括扩散阻挡层、多材料层和含金属的硬掩膜。多材料层包括：第一材料层，包括来自下方电介质盖层的残留物；以及第二材料层，包括来自下方金属盖层的残留物。本发明也提供一种制作这样的互连结构的方法，该互连结构在电介质材料内形成的过孔开口的下部内包括多层衬垫。
-
公开(公告)号：CN101299419A
公开(公告)日：2008-11-05
申请号：CN200810086076.5
申请日：2008-03-14
Applicant: 国际商业机器公司
IPC: H01L21/768 , H01L23/522
CPC classification number: H01L23/5222 , H01L21/7682 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及一种半导体器件及其制造方法。公开了一种在半导体器件内形成腔的方法。所述方法包括在半导体器件的ILD层内的腔的内表面上淀积抗成核层。所述抗成核层防止了在所述腔内形成随后淀积的介质层。通过防止这些层的形成，减小了电容，并由此改善半导体的性能。
-
公开(公告)号：CN203690303U
公开(公告)日：2014-07-02
申请号：CN201320477988.1
申请日：2013-08-02
Applicant: 意法半导体公司 , 国际商业机器公司 , 法国原子能及替代能源委员会
IPC: H01L29/06 , H01L21/762
CPC classification number: H01L21/76232 , H01L29/66772 , H01L29/78654
Abstract: 本实用新型的实施例涉及一种电子器件，包括：衬底；覆盖所述衬底的掩埋氧化物层；覆盖所述掩埋氧化物层的至少一个半导体器件；以及在所述衬底中并且与所述至少一个半导体器件相邻的至少一个浅沟槽隔离区域，所述至少一个浅沟槽隔离区域与所述衬底限定侧壁表面并且包括：对所述侧壁表面的底部分加衬的氧化物层，对所述侧壁表面的在所述底部分以上的顶部分加衬的氮化物层，以及在所述氮化物层和所述氧化物层内的绝缘材料。
-
公开(公告)号：CN203721726U
公开(公告)日：2014-07-16
申请号：CN201320516896.X
申请日：2013-08-21
IPC: H01L27/12
CPC classification number: H01L21/76283 , H01L21/31111 , H01L21/76232 , H01L21/84
Abstract: 本实用新型的实施例涉及一种集成电路结构，包括：经过在衬底上的薄掩埋氧化物上面的有源半导体层形成的隔离沟槽；以及所述有源半导体层的向所述隔离沟槽中延伸的横向外延生长区域。
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.023 seconds)
