-
公开(公告)号：CN102931092A
公开(公告)日：2013-02-13
申请号：CN201210414956.7
申请日：2012-10-26
Applicant: 哈尔滨工程大学
IPC: H01L21/336
Abstract: 本发明提供的是一种自对准SOI FD MOSFET形成方法。包括对硅薄膜层10进行P型掺杂；在硅薄膜层10上生长栅氧层11；在栅氧层11上淀积多晶硅12，氮化硅掩蔽层13；将氮化硅掩蔽层13两侧、埋氧层2之上的材料全刻蚀掉，将两侧埋氧层2刻蚀掉一定厚度；采用横向外延技术在栅区8两侧被刻蚀掉的空处生长外延层9，并对外延层9进行N型轻掺杂；栅区8上再次淀积氮化硅掩蔽层13，再一次刻蚀，使两侧外延生长的半导体层9表面和栅氧层6下表面相平；在栅电极两侧形成栅侧墙7。本发明本提供一种采用自对准和横向外延生长技术，提高器件质量和特性的自对准SOI FD MOSFET形成方法。
-
公开(公告)号：CN102915946A
公开(公告)日：2013-02-06
申请号：CN201210379408.5
申请日：2012-10-09
Applicant: 哈尔滨工程大学
IPC: H01L21/762
Abstract: 本发明涉及绝缘体上硅器件领域，具体为一种绝缘体上硅结构形成方法。本发明包括：在多晶硅衬底上使多晶硅与氧化剂形成具有介质隔离作用的第一氧化层；在第一氧化层上涂光刻胶，曝光、刻蚀出第一通孔，除光刻胶；在第一氧化层表面，形成第一多晶硅层；在第一多晶硅层上加氧化剂，使硅与氧化剂在高温下反应形成第二氧化层；在第二氧化层上涂光刻胶，曝光、刻蚀出第二通孔；通过第二通孔，在第二氧化层表面，利用选择外延生长形成第二多晶硅层；利用碳注入，将碳注入到第一多晶硅层中，形成碳化硅薄膜。SiC具有很高的临界位移能，在SiC材料中由辐照而产生的电子空穴对要比辐照在体硅材料中产生的电子空穴对数目少很多，从而提高了器件的抗辐射性能。
-
公开(公告)号：CN102569403A
公开(公告)日：2012-07-11
申请号：CN201210010923.6
申请日：2012-01-14
Applicant: 哈尔滨工程大学
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 本发明提供的是分裂栅型沟槽功率MOS器件的终端结构及其制造方法。包括栅引出电极(101)、栅电极下部悬浮多晶硅电极(102)、厚氧化层(103)、栅电极连接金属(104)、源电极(105)、漂移区(N-)(106)、漏电极(107)；栅电极引出电极(101)、栅电极下部悬浮多晶硅电极(102)和厚氧化层(103)组合结构构成器件终端且在相同掩膜板及相同工艺中形成。本发明通过5块光刻板的工艺制造流程实现分裂栅型沟槽功率MOS器件结构，在保证器件有超低的导通电阻的同时，不影响器件的击穿电压及寄生电容，在优化了工艺制造流程的同时，降低了器件的制作成本。
-
公开(公告)号：CN102087312A
公开(公告)日：2011-06-08
申请号：CN201010561875.0
申请日：2010-11-29
Applicant: 哈尔滨工程大学
IPC: G01R19/175
Abstract: 本发明提供的是一种信号自动控制峰值检测器。包括PD电路(11)、峰值甄别电路(14)、ADC(12)、后端处理器(13)；输入信号一路经PD电路(11)后输出峰值电压到ADC(12)模拟电压输入端，输入信号另一路经微分电路(41)接到比较器(42)负端，与零电压进行比较，输出脉冲控制ADC(12)以及后端处理器(13)产生复位信号给PD电路(11)和ADC(12)；ADC(12)在转化完成后由EOC端输出高电平控制处理器(13)读取数据。本发明实现了输入信号自动触发控制，使其适用于波形宽度较大、ADC转化速度快的应用场合，消除了对高速ADC的限制，减少系统采集信号的死时间。
-
公开(公告)号：CN101546767B
公开(公告)日：2010-10-20
申请号：CN200910071964.4
申请日：2009-05-07
Applicant: 哈尔滨工程大学
IPC: H01L27/07 , H01L29/74 , H01L29/73 , H01L29/06 , H01L29/423
Abstract: 本发明提供的是一种可降低通态功耗的自关断晶闸管，其内部结构为：一个PNPN型半导体主晶闸管，高掺杂P型层(1)经金属层(1M)引出阳极，在高掺杂P型层(1)上依次为低掺杂N型基区层(2)和P型基区层(3)，在P型基区层(3)上为高掺杂N型层(4)经金属层(4M)引出阴极，同时在P型基区层(3)经金属层(3M)引出门极；一个PNP型半导体晶体管，高掺杂P型层(1)经金属层(1M)引出发射极，在高掺杂P型层(1)上依次为低掺杂N型基区层(2)和P型基区层(3)，在P型基区层(3)上为高掺杂P型层(5)经金属层(5M)引出集电极。PNPN型主晶闸管和PNP型晶体管部分由N-区隔离。该晶闸管结构具有较低的导通电阻，从而达到提高晶闸管的通态电流的目的。
-
Patent Agency Ranking
公开(公告)号：CN100508143C
公开(公告)日：2009-07-01
申请号：CN200710072542.X
申请日：2007-07-20
Applicant: 哈尔滨工程大学
IPC: H01L21/336 , H01L21/28
Abstract: 本发明公开了一种沟槽栅功率半导体器件制造方法。步骤包括：提供基底材料；在基底上形成第一导电类型的外延层；在外延层内形成第二导电类型体区和沟槽；在沟槽形成弱第一导电类型区域和介质层；在具有介质层的沟槽内侧形成导电区域；在第二导电类型区域表面形成具有第一导电类型的源区；在第二导电类型体区表面形成具有更高掺杂浓度的第二导电类型体接触区；在具有介质层和导电区域的沟槽顶部形成钝化层盖帽；在源区和接触区表面形成扩散阻挡层；最后在形成结构表面形成良好的电接触。本发明在无需额外的掩膜版和复杂工序情况下，能够灵活地控制器件的阈值电压，改善器件槽底区域栅氧化物层的击穿强度以及提高器件的电接触可靠性。
-
公开(公告)号：CN105301284B
公开(公告)日：2018-05-18
申请号：CN201510727317.X
申请日：2015-10-30
Applicant: 哈尔滨工程大学
IPC: G01P15/08 , H03K19/0175
Abstract: 本发明属于MEMS惯性器件领域，具体涉及一种低功耗数字加速度计接口电路系统。本发明包括驱动信号产生部、电荷积分器、前置补偿器、采样保持电路、三阶ΣΔ调制器和1位静电力反馈。四个部分可以不需要工作在高频下，而只需要工作于较低频率即可，可以大大降低对机械电容和寄生电容充放电功耗。三阶电学ΣΔ调制器中的运算放大器用反相器来替代，由于反相器可以在极低的静态电流下提供很宽的单位增益带宽，所以尽管105部具有很高的工作频率，但其功耗却大大降低了。
-
-
-
公开(公告)号：CN102931237B
公开(公告)日：2015-07-22
申请号：CN201210381165.9
申请日：2012-10-10
Applicant: 哈尔滨工程大学
IPC: H01L29/78 , H01L29/423 , H01L21/336
CPC classification number: H01L29/66666 , H01L29/7827
Abstract: 本发明提供的是一种垂直非对称环栅MOSFET器件的结构及其制造方法。包括底层n型硅晶圆衬底101，漏区111位于器件的最低端；在衬底101上外延生长漏扩展区106，沟道区107，和源区108，栅氧化层109包围整个沟道区107，在栅氧化层109上淀积多晶硅栅110。本发明本提供一种有效抑制短沟道效应的作用的垂直非对称环栅MOSFET结构，还提供一种可以简化工艺流程，灵活控制栅长和硅体区厚度的垂直非对称环栅MOSFET的制造方法。
-
-
-
-
-
-
-
-
-
Search Results
83
records
(took 0.036 seconds)
