公开(公告)号：CN103500760A

公开(公告)日：2014-01-08

申请号：CN201310454462.6

申请日：2013-09-29

Applicant: 哈尔滨工程大学

Inventor： 王颖 ,  贺晓雯 ,  曹菲 ,  邵雷

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/0642 ,  H01L29/7836

Abstract: 本发明公开了一种体硅MOSFET结构。该结构包括：p+层（2）和n-层（3）；其中，所述p+层（2）和所述n-层（3）直接接触，n-层使用宽禁带的6H-SiC材料。该结构提高了体硅结构的抗辐照能力。相对于SOI技术而言，该结构改善了自加热效应，消除了总剂量效应，降低了成本。

公开(公告)号：CN103500760B

公开(公告)日：2016-05-04

申请号：CN201310454462.6

申请日：2013-09-29

Applicant: 哈尔滨工程大学

Inventor： 王颖 ,  贺晓雯 ,  曹菲 ,  邵雷

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明公开了一种体硅MOSFET结构。该结构包括：p+层（2）和n-层（3）；其中，所述p+层（2）和所述n-层（3）直接接触，n-层使用宽禁带的6H-SiC材料。该结构提高了体硅结构的抗辐照能力。相对于SOI技术而言，该结构改善了自加热效应，消除了总剂量效应，降低了成本。

公开(公告)号：CN102903641A

公开(公告)日：2013-01-30

申请号：CN201210414960.3

申请日：2012-10-26

Applicant: 哈尔滨工程大学

Inventor： 王颖 ,  贺晓雯 ,  曹菲 ,  邵雷

IPC: H01L21/336

Abstract: 本发明提供的是降低SOI PD MOSFET接触电阻和寄生电容的方法。包括在硅衬底1上外延生长SiGe层2，对中间的一段进行刻蚀，露出硅衬底1并生长外延硅层3；在外延硅层3上生长栅氧层6，在栅氧层6上淀积多晶硅栅材料，刻蚀形成栅电极7图形，淀积氮化硅介质层，回刻后形成栅侧墙8；在源漏区上方再生长硅层9，并形成N+重掺杂的外延硅层10；对SiGe层2进行横向选择性腐蚀，在源漏区与硅衬底1之间形成空气沟槽11；本发明本提供一种选择外延生长和横向刻蚀技术提高器件材料质量、减小闩锁效应、简化工艺步骤的降低SOI PD MOSFET接触电阻和寄生电容的方法。

公开(公告)号：CN102931092A

公开(公告)日：2013-02-13

申请号：CN201210414956.7

申请日：2012-10-26

Applicant: 哈尔滨工程大学

Inventor： 王颖 ,  贺晓雯 ,  曹菲 ,  刘云涛

IPC: H01L21/336

Abstract: 本发明提供的是一种自对准SOI FD MOSFET形成方法。包括对硅薄膜层10进行P型掺杂；在硅薄膜层10上生长栅氧层11；在栅氧层11上淀积多晶硅12，氮化硅掩蔽层13；将氮化硅掩蔽层13两侧、埋氧层2之上的材料全刻蚀掉，将两侧埋氧层2刻蚀掉一定厚度；采用横向外延技术在栅区8两侧被刻蚀掉的空处生长外延层9，并对外延层9进行N型轻掺杂；栅区8上再次淀积氮化硅掩蔽层13，再一次刻蚀，使两侧外延生长的半导体层9表面和栅氧层6下表面相平；在栅电极两侧形成栅侧墙7。本发明本提供一种采用自对准和横向外延生长技术，提高器件质量和特性的自对准SOI FD MOSFET形成方法。