公开(公告)号：CN116884916A

公开(公告)日：2023-10-13

申请号：CN202310710338.5

申请日：2023-06-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄懋霖 ,  朱龙琨 ,  徐崇威 ,  江国诚 ,  王志豪

IPC: H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092

Abstract: 半导体器件包括：第一沟道区域，设置在衬底上方的第一器件区域中；第一栅极介电层，设置在第一沟道区域上方；第二栅极介电层，设置在第二沟道区域上方；以及栅电极，设置在第一栅极介电层上方。第一栅极介电层包括第一偶极掺杂剂，并且第二栅极介电层包括嵌入在其中的第二偶极掺杂剂。第一栅极介电层和第二栅极介电层之间的边界包含第一偶极掺杂剂和第二偶极掺杂剂。本申请的实施例还涉及制造半导体器件的方法。

公开(公告)号：CN115566066A

公开(公告)日：2023-01-03

申请号：CN202210938274.X

申请日：2022-08-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱龙琨 ,  黄懋霖 ,  徐崇威 ,  余佳霓 ,  程冠伦 ,  江国诚 ,  王志豪

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/40 ,  H01L29/423 ,  H01L21/336

Abstract: 一种半导体装置结构，包括第一介电结构与第二介电结构，以及半导体层位于第一介电结构与第二介电结构之间。结构还包括隔离层位于第一介电结构与第二介电结构之间，且隔离层接触第一介电结构与第二介电结构。第一半导体层位于隔离层上。结构还包括栅极介电层位于隔离层上，以及栅极层位于栅极介电层上。栅极层的末端延伸至第一半导体层的第一表面所定义的第一平面与第一半导体层的第二表面所定义的第二平面之间的高度，且第一半导体层的第一表面与第二表面相对。

公开(公告)号：CN113299733A

公开(公告)日：2021-08-24

申请号：CN202110197939.1

申请日：2021-02-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄懋霖 ,  朱龙琨 ,  徐崇威 ,  余佳霓 ,  江国诚 ,  程冠伦 ,  王志豪

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L29/78 ,  H01L27/088 ,  H01L21/8234 ,  H01L21/336 ,  H01L21/28 ,  B82Y40/00

Abstract: 根据本公开的半导体器件包括：鳍结构，位于衬底上方；竖直堆叠的硅纳米结构，设置在鳍结构上方；隔离结构，设置在鳍结构周围；含锗界面层，包围在每一个竖直堆叠的硅纳米结构周围；栅极介电层，包围在含锗界面层周围；以及栅电极层，包围在栅极介电层周围。本申请的实施例提供了半导体器件、半导体结构及其形成方法。

公开(公告)号：CN113206087A

公开(公告)日：2021-08-03

申请号：CN202110143538.8

申请日：2021-02-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐崇威 ,  江国诚 ,  朱龙琨 ,  黄懋霖 ,  余佳霓 ,  王志豪

IPC: H01L27/092 ,  H01L21/8238

Abstract: 半导体装置与其制作方法。半导体装置包括多个第一半导体层与多个第二半导体层于基板上，第一半导体层彼此分开并沿着实质上垂直于基板的上表面的方向向上堆叠，且第二半导体层彼此分开并沿着实质上垂直于基板的上表面的方向向上堆叠。每一第二半导体层的厚度小于每一第一半导体层的厚度。第一界面层，位于每一第一半导体层周围；第二界面层，位于每一第二半导体层周围；第一偶极栅极介电层，位于每一第一半导体层周围并位于第一界面层上；第二偶极栅极介电层，位于每一第二半导体层周围并位于第二界面层上；第一栅极，位于每一第一半导体层周围并位于第一偶极栅极介电层上；以及第二栅极，位于每一第二半导体层周围并位于第二偶极栅极介电层上。

公开(公告)号：CN112750910A

公开(公告)日：2021-05-04

申请号：CN202011187561.9

申请日：2020-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐崇威 ,  江国诚 ,  朱龙琨 ,  黄懋霖 ,  余佳霓 ,  王志豪 ,  程冠伦 ,  蔡庆威 ,  陈豪育

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28 ,  H01L27/092 ,  H01L21/8238

Abstract: 在一些实施例中，本公开涉及一种集成芯片，其包括第一纳米片场效晶体管(nanosheet field effect transistor，NSFET)。第一NSFET包括：第一纳米片通道结构，排列于基板上；第二纳米片通道结构，直接排列于第一纳米片通道结构上；以及第一栅极结构。第一纳米片通道结构及第二纳米片通道结构在第一及第二源极/漏极区之间平行延伸。第一栅极结构包括第一导电环及第二导电环，分别完全包围第一纳米片通道结构及第二纳米片通道结构的多个外侧壁，且第一栅极结构包括第一材料。第一栅极结构也包括钝化层，其完全包围第一及第二导电环，且直接排列于第一及第二纳米片通道结构之间，且包括不同于第一材料的第二材料。

公开(公告)号：CN112563267A

公开(公告)日：2021-03-26

申请号：CN202010668097.9

申请日：2020-07-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄懋霖 ,  朱龙琨 ,  徐崇威 ,  余佳霓 ,  江国诚

IPC: H01L27/092 ,  H01L29/423 ,  H01L21/8238

Abstract: 依据一实施例的半导体装置包含第一全环绕式栅极晶体管和第二全环绕式栅极晶体管。第一全环绕式栅极晶体管包含第一多个通道元件、位于第一多个通道元件上方的第一界面层、位于第一界面层上方的第一含铪介电层及位于第一含铪介电层上方的金属栅极电极层。第二全环绕式栅极晶体管包含第二多个通道元件、位于第二多个通道元件上方的第二界面层、位于第二界面层上方的第二含铪介电层及位于第二含铪介电层上方的金属栅极电极层。第一界面层的第一厚度大于第二界面层的第二厚度。第一含铪介电层的第三厚度小于第二含铪介电层的第四厚度。

公开(公告)号：CN104465756B

公开(公告)日：2017-08-08

申请号：CN201310693713.6

申请日：2013-12-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宏达 ,  黄懋霖 ,  王立廷 ,  王建勛 ,  陈孟谷 ,  林群雄 ,  蔡邦彦 ,  张惠政

IPC: H01L29/78 ,  H01L29/36 ,  H01L21/336 ,  H01L21/20

CPC classification number: H01L29/78 ,  H01L29/0847 ,  H01L29/66462 ,  H01L29/7781 ,  H01L29/7784 ,  H01L29/7785

Abstract: 本发明公开的晶体管包括栅极端子、源极端子和漏极端子。源极和漏极端子中的至少一个具有分层结构，分层结构包括端子层和中间层。端子层具有顶面和底面。中间层位于端子层内，位于顶面和底面之间并且与顶面和底面间隔开，中间层定向为垂直于电流，并且小于端子层厚度的十分之一。所述端子层和所述中间层包括共同的半导体化合物以及共同的掺杂剂，并且中间层中的掺杂剂的浓度在端子层中的掺杂剂的平均浓度的十倍以上。本发明还提供了MOSFET源极/漏极区中的δ掺杂层。

公开(公告)号：CN104576395A

公开(公告)日：2015-04-29

申请号：CN201410385556.7

申请日：2014-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王建勋 ,  黄懋霖 ,  林群雄 ,  让-皮埃尔·科林格

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/0676 ,  H01L21/31144 ,  H01L29/0669 ,  H01L29/401 ,  H01L29/41791 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66545 ,  H01L29/66772 ,  H01L29/775 ,  H01L29/785 ,  H01L29/78696 ,  H01L2029/7858

Abstract: 本发明提供了一种具有用于源极和漏极的支撑结构的纳米线MOSFET。提供了一种晶体管器件和用于形成纳米线场效应晶体管(FET)的方法。形成包括源极区和漏极区的器件层，其中源极区和漏极区由悬空的纳米线沟道连接。在源极区和漏极区的下面形成蚀刻停止层。蚀刻停止层包括介于半导体衬底与源极区和漏极区之间的支撑结构。悬空的纳米线沟道通过蚀刻该悬空的纳米线沟道下面的牺牲材料而形成。该蚀刻对于牺牲材料具有选择性以防止去除源极区和漏极区下面的蚀刻停止层。

公开(公告)号：CN113314523B

公开(公告)日：2024-07-16

申请号：CN202011412478.7

申请日：2020-12-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱龙琨 ,  黄懋霖 ,  徐崇威 ,  余佳霓 ,  江国诚 ,  王志豪

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

Abstract: 本申请的实施例提供了具有第一全环栅(GAA)晶体管、第二GAA晶体管和第三GAA晶体管的半导体。第一(GAA)晶体管包括多个第一沟道构件、位于多个第一沟道构件上方的栅极介电层、位于栅极介电层上方的第一功函数层以及位于第一功函数层上方的胶层。第二GAA晶体管包括多个第二沟道构件、位于多个第二沟道构件上方的界面层、位于界面层上方的栅极介电层、位于栅极介电层上方并与栅极介电层接触的第二功函数层、位于第二功函数层上方并与第二功函数层接触的第一功函数层以及位于第一功函数层上方的胶层。第三GAA晶体管包括多个第三沟道构件、位于多个第三沟道构件上方的栅极介电层以及位于栅极介电层上方的胶层。根据本申请的其他实施例，还提供了制造半导体器件的方法。

公开(公告)号：CN114975585A

公开(公告)日：2022-08-30

申请号：CN202210055609.3

申请日：2022-01-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李欣怡 ,  黄懋霖 ,  朱龙琨 ,  赵皇麟 ,  徐志安

IPC: H01L29/06 ,  H01L29/423 ,  H01L21/8234 ,  H01L27/088

Abstract: 一种纳米片的氟掺入方法，包括以下步骤：在基板上形成多个纳米结构；蚀刻该些纳米结构以形成凹槽；在凹槽中形成源极/漏极区域；移除该些纳米结构的第一纳米结构，留下该些纳米结构的第二纳米结构；在第二纳米结构上方及周围沉积栅极介电层；在栅极介电层上沉积保护材料；对保护材料进行氟处理；移除保护材料；在栅极介电层上沉积第一导电材料；及在第一导电材料上沉积第二导电材料。