公开(公告)号：CN111599803A

公开(公告)日：2020-08-28

申请号：CN202010044975.X

申请日：2020-01-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张峰铭 ,  张瑞文 ,  王屏薇 ,  王胜雄 ,  卢麒友

IPC: H01L27/02 ,  H01L27/11

Abstract: 一种方法包括布局标准单元区域，在标准单元区域内具有矩形空间。标准单元区域包括具有面向矩形空间的第一底部边界的第一行标准单元；以及多个标准单元，具有面向矩形空间的侧边界。多个标准单元包括底行的标准单元。在矩形空间中布局存储器阵列，并且底行的第二底部边界和存储器阵列的第三底部边界与同一直线对准。在矩形空间中布局填充单元区域。填充单元区域包括与第一行标准单元的第一底部边界接触的第一顶部边界；以及与存储器阵列的第二顶部边界接触的第四底部边界。本发明的实施例还涉及集成电路结构及其制造方法。

公开(公告)号：CN106158852B

公开(公告)日：2020-01-14

申请号：CN201510133500.7

申请日：2015-03-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢东衡 ,  庄惠中 ,  林仲德 ,  王胜雄 ,  江庭玮 ,  田丽钧 ,  蔡宗杰

IPC: H01L27/04 ,  H01L21/82

Abstract: 一种半导体器件包括：具有有源区的衬底、位于有源区上方的栅极结构、位于有源区上方并且电连接至有源区的下部导电层、以及位于下部导电层上方并且电连接至下部导电层的上部导电层。下部导电层与栅极结构至少部分地共高度。下部导电层包括相互间隔开的第一和第二导电区段。上部导电层包括与第一和第二导电区段重叠的第三导电区段。第三导电区段电连接至第一导电区段，并且与第二导电区段电隔离。本发明还涉及半导体器件的布局和制造方法。

公开(公告)号：CN109427654A

公开(公告)日：2019-03-05

申请号：CN201711275931.2

申请日：2017-12-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王胜雄 ,  谢东衡 ,  杨宝如

IPC: H01L21/768

Abstract: 本公开提供了一种用于制造集成电路(IC)的方法。该方法包括接收IC布局，IC布局具有有源区、接合在有源区上的导电接触部件、以及待接合在所述导电接触部件的第一子集上并与导电接触部件的第二子集分隔开的导电通孔部件；评估导电通孔部件至导电接触部件的空间参数；以及根据空间参数修改IC布局，使得导电通孔部件具有S形弯曲形状。本公开还提供了另外的用于制造集成电路(IC)的方法。

公开(公告)号：CN105428352B

公开(公告)日：2018-08-31

申请号：CN201510573824.2

申请日：2015-09-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢东衡 ,  林仲德 ,  王胜雄 ,  庄惠中 ,  蔣敏雄 ,  江庭玮 ,  田丽钧

IPC: H01L27/02

Abstract: 本发明公开了一种形成用于制造集成电路(IC)的布局设计的方法。该方法包括识别由布局设计的多个栅极结构布局图案的一个或多个片段占据的布局设计中的一个或多个区域；以及生成与识别的一个或多个区域重叠的布局图案组。多个栅极结构布局图案具有预定间距，预定间距小于预定光刻技术的空间分辨率。布局图案组的第一布局图案的宽度小于预定间距的两倍。本发明还涉及形成布局设计的方法。

公开(公告)号：CN105514083A

公开(公告)日：2016-04-20

申请号：CN201510495878.1

申请日：2015-08-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢东衡 ,  庄惠中 ,  林仲德 ,  江庭玮 ,  王胜雄 ,  田丽钧

IPC: H01L23/522

CPC classification number: H01L27/0207 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/5283 ,  H01L23/5286 ,  H01L23/53271 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L24/26

Abstract: 本发明提供了一种集成电路，包括位于第一层级上的第一层。第一层包括一组第一线。每条第一线均具有长度和宽度。每条第一线的长度均大于宽度。集成电路也包括位于与第一层级不同的第二层级上的第二层。第二层包括一组第二线。每条第二线均具有长度和宽度。每条第二线的长度均大于宽度。集成电路还包括连接件，连接件被配置为将一组第一线中的至少一条第一线与一组第二线中的至少一条第二线连接。连接件具有长度和宽度。一组第二线具有在第一方向上测量的一组第二线中的线与线之间的间距。第一连接件的长度大于或等于该间距。

公开(公告)号：CN220510038U

公开(公告)日：2024-02-20

申请号：CN202321412869.8

申请日：2023-06-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄仕贤 ,  刘振华 ,  张洸鋐 ,  王胜雄 ,  林俊言 ,  谢东衡 ,  杨宝如

IPC: H01L29/10 ,  H01L29/423 ,  H01L27/088

Abstract: 提供一种集成电路(IC)结构，包括自基板突出的鳍片结构，包含具第一宽度的第一部分、具不同于第一宽度的第二宽度的第二部分及基板上沿第一方向连续延伸的第三部分，第一及第二宽度沿垂直第一方向的第二方向测量。IC结构包括含有接合第一部分的第一金属栅极堆叠的第一标准单元、含有接合第二部分的第二金属栅极堆叠的第二标准单元及设置于第一与第二标准单元之间的填充单元，其包括连接第一部分至第二部分的第三部分。IC结构更包括定义填充单元的第一及第二边界的介电栅极及第三金属栅极堆叠，介电栅极以单间距间隔与第三金属栅极堆叠分隔。