图像传感器集成芯片结构及其形成方法

    公开(公告)号:CN118553752A

    公开(公告)日:2024-08-27

    申请号:CN202410162676.4

    申请日:2024-02-05

    Abstract: 本公开涉及一种图像传感器集成芯片结构。所述图像传感器集成芯片结构包括一个或多个逻辑器件,设置在第一衬底内并耦合到所述第一衬底上的第一互连结构。多个像素支撑器件沿着第二衬底的第一侧设置并耦合到所述第二衬底上的第二互连结构。第一衬底接合到第二衬底。多个图像感测元件在第三衬底内设置在像素区域中,像素区域分别包括所述多个图像感测元件中的两个或多个。多个传输栅极和第三互连结构设置在第三衬底的第一侧上。第三互连结构包括限制在所述第二衬底的所述第一侧与所述第三衬底的所述第一侧之间的互连线和互连通孔。本申请的实施例还提供了形成图像传感器集成芯片结构的方法。

    图像传感器及其形成方法
    22.
    发明公开

    公开(公告)号:CN118198092A

    公开(公告)日:2024-06-14

    申请号:CN202410084734.6

    申请日:2024-01-19

    Abstract: 本公开的各种实施例关于一种图像传感器及其形成方法,该图像传感器包括用于增强按比例缩小的具有双PD布局的像素。像素跨越第一集成电路(IC)管芯和与第一IC管芯堆叠的第二IC管芯。该像素包括在第一IC管芯中的多个光电检测器,并且还包括分开在第一IC管芯和第二IC管芯之中的多个像素晶体管。多个光电检测器被分组为一个或多个对,每个对具有双PD布局。DTI结构完全地且单独地围绕多个光电检测器,并且进一步完全延伸穿过其中布置有多个光电检测器的衬底。这样,DTI结构将多个光电检测器彼此完全分离。

    图像传感器及其形成方法
    23.
    发明公开

    公开(公告)号:CN117012795A

    公开(公告)日:2023-11-07

    申请号:CN202310735475.4

    申请日:2023-06-20

    Abstract: 本公开的各种实施例针对图像传感器。图像传感器包括接合到第二芯片的第一芯片。第一芯片包括半导体衬底。第一芯片包括第一晶体管单元和第二晶体管单元。第二晶体管单元与第一晶体管单元横向间隔开。第一衬底贯通孔(TSV)垂直延伸穿过半导体衬底。第一晶体管单元电耦接到第一TSV。第二TSV垂直延伸穿过第一半导体衬底。第二晶体管单元电耦接到第二TSV。第二芯片包括电耦接到第一TSV和第二TSV的第一读出电路。第一读出电路横向设置在第一TSV和第二TSV之间。第一读出电路被配置为从第一晶体管单元接收第一信号。本申请的实施例还涉及形成图像传感器的方法。

    半导体器件及其制造方法
    24.
    发明公开

    公开(公告)号:CN116417486A

    公开(公告)日:2023-07-11

    申请号:CN202310132536.8

    申请日:2023-02-17

    Abstract: 本申请的实施例提供了半导体器件及其制造方法。半导体器件包括第一芯片,该第一芯片包括多个光敏器件,其中多个光敏器件形成为第一阵列。所述半导体器件包括与所述第一芯片接合的第二芯片,所述第二芯片包括:多个像素晶体管组,其中多个像素晶体管组形成为第二阵列;多个输入/输出晶体管,其中多个输入/输出晶体管设置在第二阵列之外。半导体器件包括接合到第二芯片并且包括多个逻辑晶体管的第三芯片。

    用于背侧深沟槽隔离的额外的掺杂区域

    公开(公告)号:CN106611765B

    公开(公告)日:2020-05-15

    申请号:CN201610711927.5

    申请日:2016-08-24

    Abstract: 本发明的实施例涉及CMOS图像传感器及相关的形成方法,该图像传感器具有布置在深沟槽隔离结构与图像感测元件之间的掺杂区域。在一些实施例中,CMOS图像传感器具有设置在半导体衬底内的像素区域。像素区域具有配置为将辐射转换为电信号的图像感测元件。多个背侧深沟槽隔离(BDTI)结构在像素区域的相对侧上延伸进半导体衬底。掺杂区域横向布置在BDTI结构之间并且使图像感测元件与BDTI结构和半导体衬底的背侧分离。图像感测元件与BDTI结构的分离防止图像感测元件与BDTI结构的边缘附近的界面缺陷相互作用,并且从而减少暗电流和白像素数量。

Patent Agency Ranking