-
公开(公告)号：CN109768061B
公开(公告)日：2021-12-14
申请号：CN201811229019.8
申请日：2018-10-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本发明实施例涉及半导体图像感测装置及其制作方法。本发明实施例涉及一种半导体图像传感器装置，其包含半导体衬底、辐射感测区及第一隔离结构。所述辐射感测区在所述半导体衬底中。所述第一隔离结构在所述半导体衬底中且邻近于所述辐射感测区。所述第一隔离结构包含在所述半导体衬底中的底部隔离部分、在所述半导体衬底中的上隔离部分，及包围所述上隔离部分的侧壁的扩散阻障层。
-
公开(公告)号：CN107316840B
公开(公告)日：2020-08-28
申请号：CN201710173055.6
申请日：2017-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/98 , H01L25/065
Abstract: 本发明实施例提供一种混合接合半导体晶片(wafer)的3DIC结构与方法。改进形成3DIC装置的半导体晶片的混合接合产率的方法包含第一与第二晶片具有在BEOL处理中沉积且图案化的虚设金属与主要金属。虚设金属图案的金属占据任何给定的虚设金属图案区域的表面积约40％至约90％。高虚设金属表面覆盖结合使用插槽传导垫，允许晶片表面的改进的平面化用于混合接合。平面化的晶片具有最小的外形差异，对应于小于约的阶梯高度差异。平面化的第一与第二晶片对准，而后施加热与压力而混合接合；电介质至电介质，RDL至RDL。也可使用光刻控制实现约0.5mm至约1.5mm的WEE，以促进晶片边缘处的外形均匀性。用于混合接合的晶片的改进平面性造成所形成的3DIC装置的改进接合均匀性。
-
公开(公告)号：CN109768061A
公开(公告)日：2019-05-17
申请号：CN201811229019.8
申请日：2018-10-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本发明实施例涉及半导体图像感测装置及其制作方法。本发明实施例涉及一种半导体图像传感器装置，其包含半导体衬底、辐射感测区及第一隔离结构。所述辐射感测区在所述半导体衬底中。所述第一隔离结构在所述半导体衬底中且邻近于所述辐射感测区。所述第一隔离结构包含在所述半导体衬底中的底部隔离部分、在所述半导体衬底中的上隔离部分，及包围所述上隔离部分的侧壁的扩散阻障层。
-
公开(公告)号：CN104600084A
公开(公告)日：2015-05-06
申请号：CN201410534556.9
申请日：2014-10-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L27/14645 , H01L21/02164 , H01L21/02274 , H01L21/31144 , H01L27/1462 , H01L27/14621 , H01L27/14627 , H01L27/14629 , H01L27/1463 , H01L27/1464 , H01L27/14685 , H01L27/14689
Abstract: 本发明提供了包括反射引导层的图像传感器及其制造方法。公开了多种图像传感器结构以及形成图像传感器的方法。根据一个实施例，结构包括：衬底，包括光电二极管；衬底上的氧化物层，位于氧化物层中并与光电二极管相对应的凹槽；反射引导材料，位于每个凹槽的侧壁上；以及滤色片，均设置在相应的一个凹槽中。氧化物层和反射引导材料在滤色片之间形成栅格，至少氧化物层的一部分和反射引导材料的一部分设置在相邻的滤色片之间。
-
公开(公告)号：CN118588685A
公开(公告)日：2024-09-03
申请号：CN202410582078.2
申请日：2024-05-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/498 , H01L21/768
Abstract: 本发明的实施例通过将TSV着陆在FEOL工艺期间形成的金属连接结构上，解决了在不损坏BEOL金属互连结构的情况下将TSV连接到BEOL金属互连结构的问题。金属连接结构是根据适用于FEOL加工的设计规则生产的。金属连接结构可以包括具有晶体管级金属互连件中的布线的成分和形状的子结构以及具有金属栅极带的成分和形成的子结构。金属连接结构可以包括排列在TSV着陆区域上的多个子结构。构成金属连接结构的子结构通过通孔连接到BEOL金属互连件。本发明的实施例提供了一种集成电路器件及其制造方法。
-
Patent Agency Ranking
公开(公告)号：CN106549029B
公开(公告)日：2021-11-09
申请号：CN201610670908.2
申请日：2016-08-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 一种制造图像传感器器件中的多晶硅栅极结构的方法，包括在衬底的表面上沉积栅极介电层。然后在栅极介电层上方沉积多晶硅层。接下来，在多晶硅层上方沉积保护膜。在保护膜上方形成硬掩模，并图案化多晶硅栅极结构。此后，剥离硬掩模。保护膜显示对多晶硅层的蚀刻选择性并具有40和60埃之间的厚度。通过磷酸溶液湿蚀刻工艺去除硬掩模。本发明实施例涉及形成图像传感器器件中的多晶硅栅极结构的方法。
-
公开(公告)号：CN105990383B
公开(公告)日：2020-06-12
申请号：CN201510673820.1
申请日：2015-10-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本发明的实施例提供了一种用于背照式(BSI)像素传感器的半导体结构。光电二极管布置在半导体衬底内。复合栅格包括：金属栅格和低折射率(低n)栅格。金属栅格包括位于半导体衬底上面并且对应于光电二极管中的一个的第一开口。低n栅格包括位于半导体衬底上面并且对应于光电二极管中的一个的第二开口。滤色器布置在相应的光电二极管的第一开口和第二开口中并且滤色器的折射率大于低n栅格的折射率。滤色器的上表面相对于复合栅格的上表面偏移。本发明也提供了一种用于制造BSI像素传感器的方法。本发明的实施例还涉及用于降低背照式图像传感器中的串扰的复合栅格结构。
-
公开(公告)号：CN105990384B
公开(公告)日：2019-06-14
申请号：CN201510759939.0
申请日：2015-11-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L27/14645 , H01L27/14621 , H01L27/14625 , H01L27/14627 , H01L27/14629 , H01L27/1463 , H01L27/14636 , H01L27/1464 , H01L27/14685
Abstract: 本发明提供了一种用于背照式(BSI)像素传感器的半导体结构。光电二极管布置在半导体衬底内。金属栅格位于半导体衬底上面并且由金属栅格部分组成，金属栅格部分分别围绕光电二极管的外围，从而使得金属栅格内的第一开口分别位于光电二极管上面。低‑n栅格由低‑n栅格部分组成，低‑n栅格部分分别围绕光电二极管的相应的外围，从而使得低‑n栅格内的第二开口分别位于光电二极管上面。滤色镜布置在光电二极管的第一开口和第二开口中，并且滤色镜的折射率大于低‑n栅格的折射率。衬底隔离栅格延伸至半导体衬底中并且由隔离栅格部分组成，隔离栅格部分分别围绕光电二极管的外围。本发明还提供了一种用于制造BSI像素传感器的方法。
-
公开(公告)号：CN106972036A
公开(公告)日：2017-07-21
申请号：CN201610910247.6
申请日：2016-10-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L27/1463 , H01L27/14621 , H01L27/14627 , H01L27/14636 , H01L27/1464 , H01L27/14685 , H01L27/14689 , H01L27/14605 , H01L27/14612 , H01L27/14683
Abstract: 本发明涉及具有改进的DTI结构的BSI图像传感器，及其相关的形成方法。在一些实施例中，BSI图像传感器包括设置在衬底内并且对应于多个像素区域的多个图像感测元件。深沟槽隔离(DTI)栅格设置在相邻的图像感测元件之间并且从衬底的上表面延伸至衬底内的位置。DTI栅格包括设置在衬底的上表面下方的气隙，该气隙具有被第一介电层包围的下部和被第二介电层密封的一些上部。本发明还提供了集成电路及其形成方法。
-
公开(公告)号：CN103515400A
公开(公告)日：2014-01-15
申请号：CN201210439407.5
申请日：2012-11-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
CPC classification number: H01L27/1464 , H01L27/14687
Abstract: 用作CMOS图像传感器ARC层的多孔硅。提供一种半导体器件。该半导体器件包括通过衬底支撑的金属化层，设置在金属化层上方的二极管和部分掺杂的硅层，设置在二极管和部分掺杂的硅层上方的缓冲层；以及设置在缓冲层上方的抗反射涂层，该抗反射涂层由多孔硅形成。
-
-
-
-
-
-
-
-
-
Search Results
47
records
(took 0.048 seconds)
