-
公开(公告)号:CN102420003B
公开(公告)日:2014-01-01
申请号:CN201110372106.0
申请日:2011-11-21
Applicant: 北京大学
IPC: G11C7/06
Abstract: 本发明公开了一种电流镜型WTA灵敏放大器,涉及集成电路中的放大器技术领域,包括用于探测位线上的电流差的电流传输电路、以及用于将所测电流差放大为电压信号的反馈放大回路,还包括:电流镜反馈电路,用于通过增大所述电流差使所述电压信号进一步放大。本发明所述电流镜型WTA灵敏放大器通过采用电流镜结构引入额外的反馈机制,与现有的WTA灵敏放大器相比,其在没有影响电路功耗延迟积的情况下,提高了电路的工作速度。
-
公开(公告)号:CN103367193A
公开(公告)日:2013-10-23
申请号:CN201310314338.X
申请日:2013-07-24
Applicant: 北京大学
IPC: H01L21/66
Abstract: 本发明提供一种栅氧化层陷阱密度及位置的测试方法及装置,涉及MOS器件质量、可靠性测试技术领域。本方法包括步骤:S1、在源端和漏端接入负电压,衬底端接地,使pn结正向偏置;S2、pn结正向偏置后,在栅极接入栅极直流扫描电压,按从负电压到正电压的方法进行扫描,使器件表面从积累状态变为弱反型状态;在扫描过程中对衬底端进行测量,得到衬底电流;S3、建立衬底电流与栅极直流扫描电压的第一I-V曲线;S4、对栅极施加一个固定电压,重复步骤S1~S3多次,得到多条第二I-V曲线;通过对多条第二I-V曲线底部高度的测量,得到pn结的陷阱密度。本发明能够测量出pn结的陷阱密度以及对陷阱的位置进行定位,进而对器件设计进行改进,来减少陷阱的产生。
-
公开(公告)号:CN103323763A
公开(公告)日:2013-09-25
申请号:CN201310253482.7
申请日:2013-06-24
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本发明涉及集成电路技术领域,特别涉及一种测量阈值电压和饱和漏电流退化电路。该电路包括:PMOS晶体管、NMOS晶体管、负载电容、电压比较器、第一数级反相器链和第二数级反相器链,上述部件组成一个三角波产生电路。本发明提供的测量阈值电压和饱和漏电流退化电路,采用将三角波产生电路与MOS晶体管的阈值电压及饱和漏电流的退化测试结合起来,将器件的特性与电路行为结合起来,可以从外部改变电路的工作条件,并且可以在各种不同的测试条件下,直接简便地测出阈值电压和饱和漏电流的退化情况。
-
公开(公告)号:CN103248033A
公开(公告)日:2013-08-14
申请号:CN201310169739.0
申请日:2013-05-09
Applicant: 北京大学
IPC: H02H9/04
CPC classification number: H02H9/04 , H01L27/0266 , H01L27/0285 , H02H9/046
Abstract: 本发明提供了一种瞬态和直流同步触发型电源钳位ESD保护电路,该ESD保护电路包括:瞬态触发模块、直流电压触发模块以及泄放器件,该瞬态触发模块分别与该直流电压触发模块和该泄放器件相连接。本发明提供的ESD保护电路在ESD冲击来临时,能较好、较快的打开,同时能够有效避免快速上电和高频噪声引起的误触发和闩锁问题。
-
公开(公告)号:CN103077740A
公开(公告)日:2013-05-01
申请号:CN201210580117.2
申请日:2012-12-27
Applicant: 北京大学
IPC: G11C11/413 , G11C11/419
Abstract: 本发明提供一种带补偿电路的电流模式灵敏放大器,其特征在于,包括:局部放大电路,用于探测位线上的电流差信号并将其转换成数据线上的电压差信号,局部放大电路的输入端与储存单元Cell的两条位线分别相连,输出端与两条数据线分别相连;全局放大电路,用于将数据线上电压差信号放大输出,全局放大电路的输入端与两条数据线相连,输出端输出放大的电压差信号;预充电路,用于在待机时将数据线DL和数据线/DL预充到地GND,位于两条数据线DL和数据线/DL之间;补偿电路,用于保持并增大数据线上的电压差信号,位于局部放大电路和两条数据线之间。本发明提供的灵敏放大器,提高了电路的工作速度,同时降低了电路的功耗。
-
公开(公告)号:CN102263104B
公开(公告)日:2013-04-17
申请号:CN201110162466.8
申请日:2011-06-16
Applicant: 北京大学
IPC: H01L27/02 , H01L29/78 , H01L29/423
Abstract: 本发明涉及半导体集成芯片的静电放电保护电路技术领域,特别涉及一种MOS结构的ESD保护器件,包括:栅极(2)、衬底、衬底极(4),梳齿状的源极(3)和漏极(1),所述栅极(2)、源极(3)和漏极(1)均设置于所述衬底上表面,所述源极(3)和漏极(1)相配合,所述栅极(2)呈锯齿状,且设置于所述源极(3)和漏极(1)之间。本发明通过设置锯齿状的栅极,使得整个器件相当于一个宽度很长的MOS管,提高了泄放能力。
-
-
公开(公告)号:CN102832203A
公开(公告)日:2012-12-19
申请号:CN201210313870.5
申请日:2012-08-29
Applicant: 北京大学
IPC: H01L23/544 , G01R31/26
CPC classification number: G01R31/2621 , H01L22/14 , H01L22/34 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及MOS器件质量及可靠性研究领域,公开了一种栅氧化层界面陷阱密度测试结构及方法。本发明使得n型和p型MOS器件的栅氧化层界面陷阱密度测试可以在同一测试结构上完成,不仅可以缩短一半的测量的时间,而且由于本测试方法是基于简单的电流-电压扫描测试,无需使用脉冲发生器等设备,降低了常规方法的测量仪器成本。本发明测量获得的具有谱峰特征的测试结果,也便于数据的分析与计算。另外,本发明测试结构是四端结构,因为可同时完成两种测试,所以等效于减小了测试结构的版图面积,降低了测试成本,满足了对于先进工艺节点下,制造成本的急速增加而带来的成本控制的需求。
-
公开(公告)号:CN102723930A
公开(公告)日:2012-10-10
申请号:CN201210227152.6
申请日:2012-06-29
Applicant: 北京大学
Abstract: 本发明公开了一种双边沿D触发器,涉及D触发器领域。所述双边沿D触发器包括:互相连接的控制电路和求值电路;所述控制电路,用于在时钟信号的作用下产生控制信号;所述求值电路,用于在所述时钟信号和所述控制信号的共同作用下进行求值运算,实现双边沿触发的逻辑功能。所述双边沿D触发器,采用单相时钟控制,既能稳定地在时钟信号的上升沿和下降沿完成输出信号对输入信号的响应,又提高了工作速度,降低了功耗,是一种功能完善、性能良好的双边沿D触发器,在数字电路中具有广泛的应用前景。
-
-
-
-
-
-
-
-