公开(公告)号：CN103367193B

公开(公告)日：2015-10-07

申请号：CN201310314338.X

申请日：2013-07-24

Applicant: 北京大学

Inventor： 何燕冬 ,  韦超 ,  张钢刚 ,  张兴

IPC: H01L21/66

Abstract: 本发明提供及一种栅氧化层陷阱密度及位置的测试方法及装置，涉及MOS器件质量、可靠性测试技术领域。本方法包括步骤：S1、在源端和漏端接入负电压，衬底端接地，使pn结正向偏置；S2、pn结正向偏置后，在栅极接入栅极直流扫描电压，按从负电压到正电压的方法进行扫描，使器件表面从积累状态变为弱反型状态；在扫描过程中对衬底端进行测量，得到衬底电流；S3、建立衬底电流与栅极直流扫描电压的第一I-V曲线；S4、对栅极施加一个固定电压，重复步骤S1～S3多次，得到多条第二I-V曲线；通过对多条第二I-V曲线底部高度的测量，得到pn结的陷阱密度。本发明能够测量出pn结的陷阱密度以及对陷阱的位置进行定位，进而对器件设计进行改进，来减少陷阱的产生。

公开(公告)号：CN103367193A

公开(公告)日：2013-10-23

申请号：CN201310314338.X

申请日：2013-07-24

Applicant: 北京大学

Inventor： 何燕冬 ,  韦超 ,  张钢刚 ,  张兴

IPC: H01L21/66

Abstract: 本发明提供一种栅氧化层陷阱密度及位置的测试方法及装置，涉及MOS器件质量、可靠性测试技术领域。本方法包括步骤：S1、在源端和漏端接入负电压，衬底端接地，使pn结正向偏置；S2、pn结正向偏置后，在栅极接入栅极直流扫描电压，按从负电压到正电压的方法进行扫描，使器件表面从积累状态变为弱反型状态；在扫描过程中对衬底端进行测量，得到衬底电流；S3、建立衬底电流与栅极直流扫描电压的第一I-V曲线；S4、对栅极施加一个固定电压，重复步骤S1～S3多次，得到多条第二I-V曲线；通过对多条第二I-V曲线底部高度的测量，得到pn结的陷阱密度。本发明能够测量出pn结的陷阱密度以及对陷阱的位置进行定位，进而对器件设计进行改进，来减少陷阱的产生。