-
公开(公告)号：CN117558319A
公开(公告)日：2024-02-13
申请号：CN202311498469.8
申请日：2023-11-10
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: G11C11/415 , G11C11/416
Abstract: 本发明公开了一种目标存储器读写方法、装置、设备和存储介质。该方法包括：获取目标存储器的第一端口接收到的第一信号和第二端口接收到的第二信号；获取所述第一信号对应的第一访问地址和所述第二信号对应的第二访问地址；若所述第一访问地址和所述第二访问地址相同，则根据预设规则确定所述第一端口和所述第二端口分别对应的读写优先级；根据所述第一端口和所述第二端口分别对应的读写优先级对所述目标存储器进行读写操作。通过本发明的技术方案，能够当出现同时两个端口访问同一地址单元的情况时，准确地对异步双端口SRAM进行读写操作。
-
公开(公告)号：CN117261966A
公开(公告)日：2023-12-22
申请号：CN202311496998.4
申请日：2023-11-10
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本发明公开了一种转换信号模式的方法、装置、设备及存储介质。该方法包括：接收短距离传输总线ESD使能信号，并延长所述ESD使能信号的使能时间，得到中距离使能信号；在ESD使能信号失效后，将ESD报文信号先后置为第一预设信号和第二预设信号，得到中距离报文信号；接收EMD报文信号，利用上一EMD报文信号的第一结尾标识信号和当前EMD报文信号中的报文特征，确定当前EMD报文信号中的待消除信号，并通过消除所述待消除信号得到短距离报文信号。本发明实施例的技术方案，实现了ESD模式的信号与EMD模式的信号的双向转换。
-
Patent Agency Ranking
公开(公告)号：CN115798567A
公开(公告)日：2023-03-14
申请号：CN202310044429.X
申请日：2023-01-30
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: G11C29/56 , G06F30/3308
Abstract: 本发明公开了一种双端口随机存取存储器RAM测试方法、装置、设备及介质。该方法包括：根据存储需求，确定目标复用方式和待复用RAM的数量；对各待复用RAM进行例化，得到相应例化模块；建立各例化模块与相应待复用RAM之间的绑定关系；根据目标复用方式，建立不同例化模块之间的连接；根据绑定关系，向各待测设计DUT传递测试参数，用于进行待复用RAM测试。本发明实施例提高了RAM的测试效率。
-
公开(公告)号：CN114780143A
公开(公告)日：2022-07-22
申请号：CN202210443652.7
申请日：2022-04-26
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本发明提供一种基于UVM的CAN控制器激励序列生成方法、装置和验证平台，其中，所述方法包括步骤：创建TLM接口数据类和帧参数数据类并实例化为对象，然后封装为用于CAN控制器验证的函数和任务，使得能够结合CAN控制器的待验证功能，随机化帧参数数据对象，便捷调用函数和任务，对TLM接口数据对象进行约束及时序控制，生成期望激励序列，并且进一步生成期望激励序列群落来实现CAN控制器应用场景仿真验证。所述激励序列生成装置在进行CAN控制器验证的时候，针对不同CAN控制器接口，不需要对激励序列生成装置进行改动，实现了激励序列生成装置的复用，能够提高了CAN控制器验证的效率。
-
公开(公告)号：CN107248945A
公开(公告)日：2017-10-13
申请号：CN201710453341.8
申请日：2017-06-15
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: H04L12/40
CPC classification number: H04L12/40013 , H04L2012/40293
Abstract: 本申请公开一种MVB控制器，包括：主控单元、存储器接口单元、报文分析和中断逻辑单元、以及总线收发单元；主控单元用于控制MVB控制器与外部存储器之间的数据传输过程，控制其他单元的运行；存储器接口单元用于控制MVB控制器和CPU对外部存储器的访问鉴权；报文分析和中断逻辑单元用于检测报文结构，记录报文错误，处理报文错误，产生中断信号；总线收发单元设置有发送缓冲区和接收缓冲区。本申请公开的MVB控制器能够减少对外部存储器的访问冲突，在通信负载较高时能够降低数据丢失的概率，并且能够兼容不同通信介质的MVB。
-
公开(公告)号：CN105292187B
公开(公告)日：2017-04-12
申请号：CN201510677406.8
申请日：2015-10-19
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本申请公开了一种应答器逻辑控制装置，包括分频模块、功能选通模块、FSK通道模块、PSK通道模块和PSK解码调制模块，分频模块分别与功能选通模块、FSK通道模块、PSK通道模块和PSK解码调制模块连接，功能选通模块分别与FSK通道模块、PSK通道模块和PSK解码调制模块连接，PSK通道模块和PSK解码调制模块连接。本发明中，FSK通道模块和PSK通道模块能够分别在分频模块的输入频率的驱动下，完成各自对应通道报文的数据处理，即本发明采用了功能独立和通道独立的设计原则，因此，可以有效避免了因电气特性紊乱而导致FSK通道报文和PSK通道报文发生串扰的情况，从而大大提高了应答器逻辑控制装置的可靠性。
-
公开(公告)号：CN214751727U
公开(公告)日：2021-11-16
申请号：CN202121210451.X
申请日：2021-06-01
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本实用新型提供了一种基于飞腾处理器的工控机，包括机箱及安装在其内部的系统板、背板，系统板上安装有飞腾处理器和PCIe‑Switch控制器，系统板通过CPCIe母头连接器与背板连接，背板上安装有CPCIe公头连接器，可以根据需要连接CPCIe扩展卡，系统板和根据需要连接的扩展卡通过背板实现通信。本实用新型的工控机是CPCIe接口工控机，具有CPCIe串行、点对点传输的特点，解决了现有工控机存在的CPCI总线扩展性差、线间干扰、硬件设计复杂的问题，并大大提高了传输速率和系统性能；而且系统板可提供千兆网口、USB3.0接口、VGA接口和SATA3.0接口，且SATA3.0接口和PCIe接口可输出到背板，最大化利用飞腾处理器的片上资源，该工控机可根据需要灵活配置背板资源，实现一机多用，节约设计成本和时间。
-
-
-
-
-
-
Search Results
27
records
(took 0.046 seconds)
