公开(公告)号：CN104716175B

公开(公告)日：2018-02-23

申请号：CN201410746557.X

申请日：2014-12-09

Applicant: 丰田合成株式会社

Inventor： 田中成明 ,  冈彻

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/06 ,  H01L29/10

CPC classification number: H01L21/30621 ,  H01L21/3245

Abstract: 本发明提供一种半导体装置及其制造方法。提高P型半导体层的电气特性。半导体装置的制造方法是在P型半导体层上具备N型半导体层的半导体装置的制造方法，该半导体装置的制造方法具备：干式蚀刻工序，在该工序中，通过干式蚀刻沿厚度方向贯通上述N型半导体层，来使P型半导体层的厚度方向的面露出；和加热工序，在该工序中，在上述干式蚀刻工序后，在含有氧的气氛中，对上述P型半导体层进行加热。

公开(公告)号：CN107634098A

公开(公告)日：2018-01-26

申请号：CN201710581314.9

申请日：2017-07-17

Applicant: 丰田合成株式会社

Inventor： 黑崎润一郎 ,  冈彻 ,  西井润弥 ,  伊奈务

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423

Abstract: 本发明公开了半导体器件及其制造方法。为了抑制在具有栅极绝缘膜和栅电极的半导体器件中的电流泄漏。在沟槽的底表面、沟槽的侧表面和第二n型层的在沟槽的侧表面附近处的顶表面上经由栅极绝缘膜以膜的形式连续地形成栅电极。栅电极的底表面的端部与栅极绝缘膜的顶表面的端部对准，并且栅极绝缘膜的底表面的端部形成为与第二n型的面向栅电极的底表面的端部的表面接触。钝化膜覆盖器件的除了源电极和栅电极的接触孔之外的整个顶表面。

公开(公告)号：CN104078505B

公开(公告)日：2017-12-08

申请号：CN201410098589.3

申请日：2014-03-17

Applicant: 丰田合成株式会社

Inventor： 冈彻 ,  园山贵广

IPC: H01L29/78 ,  H01L29/51

CPC classification number: H01L29/513 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66462 ,  H01L29/66522 ,  H01L29/66666 ,  H01L29/7786 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/7835

Abstract: 本发明提供一种半导体装置。该半导体装置即使对栅极电极层反复施加晶体管动作时的栅极电压，也不会发生阈值电压的漂移。在具备层叠于半导体层的一侧的面的栅极绝缘膜、和层叠在栅极绝缘膜上，用于经由该栅极绝缘膜向半导体层施加用于形成沟道的电压的栅极电极层的半导体装置中，栅极绝缘膜具备层叠于半导体层的一侧的面的第一绝缘膜、和配置在第一绝缘膜与栅极电极层之间的第二绝缘膜，在将第一以及第二绝缘膜的相对介电常数设为ε1、ε2，将第一以及第二绝缘膜的膜厚设为d1[nm]、d2[nm]，将对栅极电极层能够施加的额定电压设为Vmax[V]时，构成为ε1 V max d 1 + ϵ 1 ϵ 2 · d 2 ≤ 21 [ MV / cm ] · · · ( C 1 ) .

公开(公告)号：CN107393833A

公开(公告)日：2017-11-24

申请号：CN201710157075.4

申请日：2017-03-16

Applicant: 丰田合成株式会社

Inventor： 冈彻 ,  田中成明

IPC: H01L21/425 ,  H01L29/36 ,  H01L29/20 ,  H01L29/423

Abstract: 本发明提供一种不进行p型杂质的离子注入，便抑制电场集中在沟槽底面的外周附近的技术。是具有沟槽栅结构的半导体装置的制造方法,其中，在n型半导体区域形成工序中，在位于n型半导体区域的下方的n型半导体层的至少一部分，形成p型半导体层所包含的p型杂质扩散的p型杂质扩散区域。

公开(公告)号：CN107180860A

公开(公告)日：2017-09-19

申请号：CN201710131034.8

申请日：2017-03-07

Applicant: 丰田合成株式会社

Inventor： 田中成明 ,  冈彻

IPC: H01L29/45 ,  H01L29/06

Abstract: 本发明提供一种减少制造时的繁琐度的技术。本发明的半导体装置具备：由含有镓的氮化物半导体形成的n型半导体区域、与上述n型半导体区域相接且由上述氮化物半导体形成的p型半导体区域、与上述n型半导体区域欧姆接触的第1电极、与上述p型半导体区域欧姆接触的第2电极，其中，上述第1电极和上述第2电极主要由相同的金属形成，上述相同的金属是选自钯、镍、铂中的至少一个金属，上述n型半导体区域的p型杂质浓度和上述p型半导体区域的p型杂质浓度实质上相同，上述n型半导体区域中，n型杂质浓度与p型杂质浓度之差为1.0×1019cm‑3以上。

公开(公告)号：CN104867978A

公开(公告)日：2015-08-26

申请号：CN201510066898.7

申请日：2015-02-09

Applicant: 丰田合成株式会社

Inventor： 伊奈务 ,  冈彻

IPC: H01L29/78 ,  H01L29/40 ,  H01L29/06 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/4236 ,  H01L21/30617 ,  H01L21/30621 ,  H01L21/3083 ,  H01L29/045 ,  H01L29/2003 ,  H01L29/207 ,  H01L29/41766 ,  H01L29/4238 ,  H01L29/452 ,  H01L29/495 ,  H01L29/4958 ,  H01L29/66348 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7396 ,  H01L29/7397 ,  H01L29/7813

Abstract: 本发明涉及半导体装置及其制造方法，根据本发明能够提高半导体装置的电特性。半导体装置是使用了六方晶系的半导体的半导体装置，具备半导体基板；第一N型半导体层，其层叠在上述半导体基板上；P型半导体层，其层叠在上述第一N型半导体层上；第二N型半导体层，其层叠在上述P型半导体层上；以及槽部，其贯通上述第二N型半导体层和上述P型半导体层到达上述第一N型半导体层，上述槽部的长边方向是相对于[11－20]轴垂直偏±15°以下，上述槽部的侧壁具备与[0001]轴垂直的条纹状的凹凸。

公开(公告)号：CN104716175A

公开(公告)日：2015-06-17

申请号：CN201410746557.X

申请日：2014-12-09

Applicant: 丰田合成株式会社

Inventor： 田中成明 ,  冈彻

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/06 ,  H01L29/10

CPC classification number: H01L21/30621 ,  H01L21/3245

Abstract: 本发明提供一种半导体装置及其制造方法。提高P型半导体层的电气特性。半导体装置的制造方法是在P型半导体层上具备N型半导体层的半导体装置的制造方法，该半导体装置的制造方法具备：干式蚀刻工序，在该工序中，通过干式蚀刻沿厚度方向贯通上述N型半导体层，来使P型半导体层的厚度方向的面露出；和加热工序，在该工序中，在上述干式蚀刻工序后，在含有氧的气氛中，对上述P型半导体层进行加热。

公开(公告)号：CN103489926A

公开(公告)日：2014-01-01

申请号：CN201310223568.5

申请日：2013-06-06

Applicant: 丰田合成株式会社

Inventor： 上野幸久 ,  冈彻

IPC: H01L29/861 ,  H01L29/40 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7827 ,  H01L29/0661 ,  H01L29/2003 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/517 ,  H01L29/518 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/861 ,  H01L29/8613

Abstract: 本发明涉及半导体器件。具体地，本发明提供一种垂直二极管，包括衬底；n层和p层，设置在衬底的顶面上的n层和p层由GaN形成；形成在衬底的背面上的n电极；以及形成在p层的表面上的p电极。在器件的外周形成有台阶。形成有连续地覆盖台阶的侧表面和底表面的保护膜。在台阶的侧表面和底表面上经由保护膜形成有待连接至p电极的场板电极。当从PN结界面到台阶的底表面上的保护膜的表面的距离定义为h(μm)、保护膜的介电常数定义为εs、以及在台阶的侧表面上的PN结界面处的保护膜的厚度定义为d(μm)时，(εs·h)/d为4或更大并且εs/d为3或更大。

公开(公告)号：CN102034860A

公开(公告)日：2011-04-27

申请号：CN201010291598.6

申请日：2010-09-21

Applicant: 丰田合成株式会社

Inventor： 冈彻

IPC: H01L29/778 ,  H01L21/335 ,  H02M1/00

CPC classification number: H01L29/66462 ,  H01L23/291 ,  H01L23/3171 ,  H01L29/2003 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/7785 ,  H01L29/7787 ,  H01L29/861 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供了一种表现出常关断特性和低接通状态电阻的半导体器件及其制造方法，该半导体器件包括：第一载流子输运层；由未掺杂的GaN形成并且被提供在第一载流子输运层的两个分离的区域上的两个分离的第二载流子输运层；以及由AlGaN形成并且分别提供在所述两个分离的第二载流子输运层上的载流子供给层。第二载流子输运层和载流子供给层分别通过晶体生长而形成在第一载流子输运层上。第二载流子输运层与载流子供给层之间的异质结界面表现出高平坦度，并且在异质结界面附近几乎不引入生长相关杂质。因此，防止了2DEG的迁移率的降低并且减小了接通状态电阻。

公开(公告)号：CN107393833B

公开(公告)日：2020-09-29

申请号：CN201710157075.4

申请日：2017-03-16

Applicant: 丰田合成株式会社

Inventor： 冈彻 ,  田中成明

IPC: H01L21/425 ,  H01L29/36 ,  H01L29/20 ,  H01L29/423

Abstract: 本发明提供一种不进行p型杂质的离子注入，便抑制电场集中在沟槽底面的外周附近的技术。是具有沟槽栅结构的半导体装置的制造方法,其中，在n型半导体区域形成工序中，在位于n型半导体区域的下方的n型半导体层的至少一部分，形成p型半导体层所包含的p型杂质扩散的p型杂质扩散区域。