-
公开(公告)号：CN106129058A
公开(公告)日：2016-11-16
申请号：CN201610732260.7
申请日：2016-08-27
Applicant: 上海长园维安微电子有限公司
IPC: H01L27/08 , H01L21/8222 , H01L21/762
CPC classification number: H01L27/0814 , H01L21/76224 , H01L21/8222
Abstract: 本发明沟槽引出的集成型低压双向瞬时电压抑制器，包括第一导电类型衬底；在衬底上有第二导电类型的外延层；在第二导电类型外延层上有第一导电类型外延层；第一隔离沟槽进入第一导电类型衬底，并形成第一区域和第二区域；第一区域中由第一导电类型注入区、第二导电类型扩散区及第一类型的外延形成二极管Z1，第一导电类型外延和第二导电类型外延形成二极管D1；第二区域中由第一导电类型注入区、第二导电类型扩散区及第一类型的外延形成二极管Z2，第一导电类型外延和第二导电类型外延形成二极管D2；第二引出沟槽，进入第二导电类型外延层，内填高浓度第二导电类型多晶硅；由第一金属线IO1连接所述二极管Z1和D2，第二金属线IO2连接所述二极管Z2和D1。
-
公开(公告)号：CN106098792A
公开(公告)日：2016-11-09
申请号：CN201610735415.2
申请日：2016-08-27
Applicant: 上海长园维安微电子有限公司
IPC: H01L29/861 , H01L21/329
CPC classification number: H01L29/861 , H01L29/66136
Abstract: 本发明公开了双向电压完全对称带有超深沟槽超低漏电的TVS器件及制法，其包括：步骤A：在重掺杂P型硅衬底生长一层轻掺杂N型外延层；步骤B：用光刻胶掩膜开出N型掺杂区域窗口，进行N型掺杂离子注入；步骤C：用光刻胶掩膜开出P型掺杂区域窗口，进行P型掺杂离子注入；步骤D：沉积一层1.5‑2μm的二氧化硅膜作为刻蚀超深隔离沟槽的硬掩膜；步骤E：在步骤D的硬掩膜上进行光刻和二氧化硅腐蚀，刻蚀出两条定位隔离沟槽窗口，该定位沟槽窗口作为步骤F中刻蚀超深隔离沟槽的参照位置；步骤F：在外延上刻蚀超深隔离沟槽一直延伸到P型衬底；步骤G：用二氧化硅膜填充步骤D中形成的超深隔离沟槽；步骤H：接触孔刻蚀；步骤I：金属布线。
-
公开(公告)号：CN208298826U
公开(公告)日：2018-12-28
申请号：CN201721488639.4
申请日：2017-11-09
Applicant: 上海长园维安微电子有限公司
IPC: H01L27/02 , H01L21/8222
Abstract: 本实用新型公开了一种具有双向大骤回SCR特性超低电容的TVS器件，其包括：一个GND-IO路径上横向的PNPN结构和一个IO-GND路径上纵向的PNPN结构，二者通过深槽隔离，每个PNPN结构都有一个降容二极管并联。本实用新型分别利用横向和纵向的PNPN结构实现了双向大骤回特性，而且分别串联一个降容二极管D1和D2，实现了降低电容的目的。而且表面只需要引出一个I/01，另外一个I/02从GND引出，封装简单且更容易实现，比表面多IO的打线方式封装成本更低。此特殊结构的设计实现使其具有超低的电容，超低残压，所以在保护高频数据接口电路上的应用优势十分明显。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN211125650U
公开(公告)日：2020-07-28
申请号：CN201921699101.7
申请日：2019-10-12
Applicant: 上海长园维安微电子有限公司
IPC: H01L27/02
Abstract: 本实用新型提出了一种利用纵向三极管触发表面可控硅结构的TVS器件，包括一半导体主体，所述半导体主体包括表面结可控硅结构和纵向NPN结构，所述可控硅结构的阳极与半导体主体的对通隔离通过金属连接，当所述纵向NPN结构击穿时，所述表面结可控硅结构触发，本实用新型通过增加了触发结构来提供电压或者电流，以降低触发电压同时增大维持电压，使可控硅结构的TVS性能趋于理想。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN206022362U
公开(公告)日：2017-03-15
申请号：CN201620950136.3
申请日：2016-08-27
Applicant: 上海长园维安微电子有限公司
IPC: H01L27/08 , H01L21/8222 , H01L21/762
Abstract: 本实用新型沟槽引出的集成型低压双向瞬时电压抑制器，包括第一导电类型衬底；在衬底上有第二导电类型的外延层；在第二导电类型外延层上有第一导电类型外延层；第一隔离沟槽进入第一导电类型衬底，并形成第一区域和第二区域；第一区域中由第一导电类型注入区、第二导电类型扩散区及第一类型的外延形成二极管Z1，第一导电类型外延和第二导电类型外延形成二极管D1；第二区域中由第一导电类型注入区、第二导电类型扩散区及第一类型外延形成二极管Z2，第一导电类型外延和第二导电类型外延形成二极管D2；第二引出沟槽，进入第二导电类型外延层，内填高浓度第二导电类型多晶硅；由第一金属线IO1连接所述二极管Z1和D2，第二金属线IO2连接所述二极管Z2和D1。
-
Patent Agency Ranking
公开(公告)号：CN211125651U
公开(公告)日：2020-07-28
申请号：CN201921723330.8
申请日：2019-10-12
Applicant: 上海长园维安微电子有限公司
Abstract: 本实用新型公开了一种带有超低残压降容管且具有SCR特性的TVS器件，该器件由两个横向的低容导向管和具有SCR特性的TVS形成，其中低容导向管是由横向的PNPN晶闸管形成，将PNPN晶闸管的阳极和栅极短接形成正向导通二极管，该正向导通二极管和PNPN晶闸管并联，利用该正向导通二极管控制栅极电流来将PNPN晶闸管触发。这样能获得较低的动态电阻的导通特性和较大的通流能力，TVS是利用NPN和PNP闩锁特性形成的，这样能获得大回扫特性来降低TVS的残压。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN208722884U
公开(公告)日：2019-04-09
申请号：CN201821296131.9
申请日：2018-08-13
Applicant: 上海长园维安微电子有限公司 , 中兴通讯股份有限公司
IPC: H01L29/06 , H01L29/861 , H01L21/329
Abstract: 本实用新型公开了一种浅槽结构N衬底单向骤回TVS器件，包括N衬底TVS芯片和基岛，所述N衬底TVS芯片背面粘合在所述基岛上，其特征在于：所述N衬底TVS芯片背面P区与背面氧化层之间挖有浅槽，槽内填充有不含铅的绝缘材料填充物。本实用新型增加了背面浅槽，通过背面挖浅槽后氧化和填充工艺，将背面容易发生短路的位置保护起来，更换上芯工艺为刷胶工艺，避免了侧面溢胶问题，降低了短路风险；本实用新型浅槽工艺更利于背面填平，能够降低刷胶难度和对设备的损耗，提高上芯效率；本实用新型通过开发新型胶水，避免浪涌冲击时爆管和毛刺问题，提高了产品稳定性；本实用新型浅槽填充可选填充物可满足客户对RoHS和PB free要求。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN208368504U
公开(公告)日：2019-01-11
申请号：CN201820078847.5
申请日：2018-01-17
Applicant: 上海长园维安微电子有限公司
IPC: H01L27/02
Abstract: 本实用新型公开了一种可实现高耐压的ESD保护器件，其特征在于：包括衬底、第一外延层、埋层注入、第二外延层、第二外延层的掺杂区，以及穿过第一外延层和第二外延层到达衬底的深槽，器件正面开孔溅射金属形成正面电极，器件背面衬底减薄后蒸发金属形成背面电极。本实用新型公开的器件结构简单可实行，能制作小型化便携式产品，克服了现有高压台面工艺器件尺寸偏大及普通纵向NPN/PNP结构存在穿通Punch Through难以实现高耐压的缺点，从而被广泛应用到消费电子、工业控制和汽车电子等系统中的高压ESD防护。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN207602569U
公开(公告)日：2018-07-10
申请号：CN201721485595.X
申请日：2017-11-09
Applicant: 上海长园维安微电子有限公司
Abstract: 本实用新型公开了一种低电容双向带负阻TVS器件及其制备方法，包括上下叠合的一颗低电容TSS芯片和一颗TVS芯片，所述低电容TSS芯片和所述TVS芯片上下两面分别与框架焊接在一起，且中间的框架为所述低电容TSS芯片和所述TVS芯片共用。传统TVS器件抗浪涌能力和芯片版面是正比例关系，无法在得到大浪涌能力的同时得到小的器件电容。本实用新型通过叠片封装的方法，让器件同时兼备大浪涌能力和低电容的特性，并且器件具有封装体积小，成本低，可靠性高的优点。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN211208450U
公开(公告)日：2020-08-07
申请号：CN201921699866.0
申请日：2019-10-12
Applicant: 上海长园维安微电子有限公司
Abstract: 本实用新型提出了一种具有低触发电压的TVS器件，在P型衬底层上具有一层N型埋层，所述N型埋层上生长有P型外延层，在P型外延层上方设置有若干N阱区域和P阱区域，在N阱区域及P阱区域的表面有多个深槽，并在深槽内分别形成若干N+区和P+区，在至少一N+区内淀积有N+多晶硅，至少一P+区内形成PLD区，在N阱区域和P阱区域上方设置有一氧化层，氧化层外表面上设置有第一N+多晶硅，在该N+多晶硅外表面设置有第一介质层，在P型外延层上方淀积设置有若干第二介质层，介质层上设置有接触孔，在所述接触孔上分别淀积有至少一阴极和至少一阳极，本实用新型能够降低器件的触发电压，同时保持了其导通电阻极低的特性。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.141 seconds)
