公开(公告)号：CN117956798A

公开(公告)日：2024-04-30

申请号：CN202311408358.3

申请日：2023-10-26

Applicant: 三星电子株式会社

Inventor： 金根义 ,  李基硕 ,  张殷硕 ,  朴硕韩 ,  申硕浩 ,  慎重赞 ,  郑文泳

IPC: H10B41/27 ,  H10B41/30 ,  H10B43/27 ,  H10B43/30

Abstract: 一种半导体存储器件可以包括：衬底；在衬底上在第一方向上延伸的位线；在第二方向上延伸以与位线交叉的第一字线和第二字线；在第一字线和第二字线之间在第二方向上延伸的背栅电极；设置在第一和第二字线与背栅电极之间并且连接到位线的第一和第二有源图案；分别联接到第一和第二有源图案的接触图案；在接触图案和背栅电极之间的第一背栅极覆盖图案；以及在接触图案与第一和第二字线之间的第一栅极覆盖图案。第一背栅极覆盖图案和第一栅极覆盖图案可以具有第一接缝和第二接缝，第一接缝和第二接缝在第二方向上延伸并且位于不同的垂直水平处。

公开(公告)号：CN116896873A

公开(公告)日：2023-10-17

申请号：CN202310267630.4

申请日：2023-03-20

Applicant: 三星电子株式会社

Inventor： 郑文泳 ,  李基硕 ,  崔贤根 ,  卢亨俊 ,  李相昊

IPC: H10B12/00

Abstract: 一种半导体装置可包括：衬底，其包括第一连接区和第二连接区之间的存储器单元区；栅电极，其在第一方向上延伸并且包括在第一连接区上具有台阶结构的第一焊盘区；背栅电极，其位于栅电极之间并且在与第一方向相反的方向上延伸；竖直导电图案，其在衬底的存储器单元区上在竖直方向上延伸并且在第一方向上彼此间隔开；以及有源层，其在衬底的存储器单元区上位于栅电极和背栅电极之间。有源层可在与第一方向相交的第二方向上延伸，并且可电连接到竖直导电图案。背栅电极可包括在第二连接区上具有台阶结构的第二焊盘区。

公开(公告)号：CN116249352A

公开(公告)日：2023-06-09

申请号：CN202211547867.X

申请日：2022-12-05

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  崔贤根 ,  姜奇材 ,  金根楠 ,  任遂彬 ,  郑文泳 ,  郑承宰

IPC: H10B43/35 ,  H10B43/40 ,  H10B43/50 ,  H10B43/20

Abstract: 半导体存储器件可以包括单元阵列结构和外围电路结构，该单元阵列结构可以包括存储单元阵列和电连接到存储单元阵列的第一接合焊盘，该存储单元阵列包括三维排列的存储单元，该外围电路结构可以包括外围电路和接合到第一接合焊盘的第二接合焊盘。单元阵列结构可以包括：下电介质层，具有第一表面和与第一表面相反的第二表面；堆叠结构，包括在垂直方向上堆叠在下电介质层的第一表面上的水平电极；垂直结构，包括在垂直方向上延伸并与水平电极交叉的垂直导电图案；以及在下电介质层的第二表面上的输入/输出焊盘。

公开(公告)号：CN114582869A

公开(公告)日：2022-06-03

申请号：CN202111338530.3

申请日：2021-11-12

Applicant: 三星电子株式会社

Inventor： 崔贤根 ,  李基硕 ,  郑承宰 ,  慎重赞 ,  安泰炫 ,  郑文泳 ,  韩相然

IPC: H01L27/108

Abstract: 一种半导体存储器件包括：位线，在基板上在垂直方向上延伸；晶体管主体部分，包括在第一水平方向上依次布置的第一源极‑漏极区、单晶沟道层和第二源极‑漏极区，并且连接到位线；栅电极层，在垂直于第一水平方向的第二水平方向上延伸；栅极电介质层，在栅电极层和单晶沟道层之间并覆盖单晶沟道层的至少上表面和下表面；以及单元电容器，包括下电极层、电容器电介质层和上电极层，在第一水平方向上在晶体管主体的与位线相反的一侧并且连接到第二源极‑漏极区。

公开(公告)号：CN106935508B

公开(公告)日：2020-12-15

申请号：CN201610829464.2

申请日：2016-09-18

Applicant: 三星电子株式会社

Inventor： 李东镇 ,  李知恩 ,  郑磬镐 ,  山田悟 ,  郑文泳

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/423

Abstract: 本发明提供了具有栅极的半导体器件和形成该半导体器件的方法。该方法包括形成栅电介质、在栅电介质上形成第一导电材料层、在第一导电材料层上形成源材料层、和通过执行热处理工艺将源材料层中包含的第一元素扩散到第一导电材料层中以形成掺杂材料层。

公开(公告)号：CN111725314A

公开(公告)日：2020-09-29

申请号：CN201910987953.4

申请日：2019-10-17

Applicant: 三星电子株式会社

Inventor： 丁海仁 ,  郑文泳 ,  韩俊 ,  山田悟

IPC: H01L29/78 ,  H01L29/10 ,  H01L27/088

Abstract: 提供了具有多方向沟道和拥有增加的有效宽度的栅极的多方向沟道晶体管、以及包括该多方向沟道晶体管的半导体器件，其中该多方向沟道晶体管包括：至少一个鳍，在衬底上的有源区上，并且与在第一方向上延伸的凹陷相邻设置；栅线，在交叉第一方向的第二方向上延伸，并且覆盖所述至少一个鳍和凹陷的至少一部分；源/漏区，在栅线两侧处的有源区上；以及沟道区，在源/漏区之间在栅线下方的有源区中，其中第一方向与第二方向斜交，并且栅线下方的电介质膜在所述至少一个鳍和凹陷两者上具有基本相同的厚度。

公开(公告)号：CN111199973A

公开(公告)日：2020-05-26

申请号：CN201910811306.8

申请日：2019-08-30

Applicant: 三星电子株式会社

Inventor： 李东镇 ,  金志永 ,  金奉秀 ,  卢弦均 ,  郑文泳

IPC: H01L27/108

Abstract: 提供了半导体器件。该半导体器件包括：第一衬底；有源区域，其由第一衬底中的隔离膜限定；氧化物半导体层，其在有源区域中的第一衬底上并且不包括硅；凹陷，其在氧化物半导体层内部；以及栅极结构，其填充凹陷，包括栅电极以及在栅电极上的封盖膜，并且具有与有源区域的上表面在同一平面上的上表面。

公开(公告)号：CN108695327A

公开(公告)日：2018-10-23

申请号：CN201810326639.7

申请日：2018-04-12

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  金俊秀 ,  金熙中 ,  安泰玧 ,  山田悟 ,  李元锡 ,  全南镐 ,  郑文泳 ,  许基宰 ,  弘载昊

IPC: H01L27/108 ,  H01L21/8242

Abstract: 提供了一种半导体器件及制造其的方法。具有衬底的半导体器件可以包括下半导体层、在下半导体层上的上半导体层、以及在下半导体层与上半导体层之间的掩埋绝缘层。第一沟槽可以在上半导体层中，具有在掩埋绝缘层之上的最下表面，凹入第一沟槽中的第一导电图案。第二沟槽可以在下半导体层、掩埋绝缘层和上半导体层中。第二导电图案可以在第二沟槽中，并且第一源极/漏极区可以在第一导电图案与第二导电图案之间的上半导体层中。

公开(公告)号：CN107104075A

公开(公告)日：2017-08-29

申请号：CN201710099074.9

申请日：2017-02-23

Applicant: 三星电子株式会社

Inventor： 李盛三 ,  金俊秀 ,  安孝信 ,  山田悟 ,  全柱炫 ,  郑文泳 ,  郑天炯 ,  赵珉熙 ,  蔡教锡 ,  崔恩爱

IPC: H01L21/762 ,  H01L29/772

CPC classification number: H01L29/7827 ,  H01L28/00 ,  H01L29/045 ,  H01L29/4236 ,  H01L21/76224 ,  H01L23/13 ,  H01L29/772

Abstract: 一种半导体器件包括：包含沟槽的半导体基板，该半导体基板具有晶体结构；以及覆盖沟槽的内侧壁的绝缘层，其中沟槽的内侧壁具有在晶体结构的{320}晶面族中包含的至少一个面或者关于{320}晶面族具有2度以内的角度的至少一个面。