公开(公告)号：CN116249352A

公开(公告)日：2023-06-09

申请号：CN202211547867.X

申请日：2022-12-05

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  崔贤根 ,  姜奇材 ,  金根楠 ,  任遂彬 ,  郑文泳 ,  郑承宰

IPC: H10B43/35 ,  H10B43/40 ,  H10B43/50 ,  H10B43/20

Abstract: 半导体存储器件可以包括单元阵列结构和外围电路结构，该单元阵列结构可以包括存储单元阵列和电连接到存储单元阵列的第一接合焊盘，该存储单元阵列包括三维排列的存储单元，该外围电路结构可以包括外围电路和接合到第一接合焊盘的第二接合焊盘。单元阵列结构可以包括：下电介质层，具有第一表面和与第一表面相反的第二表面；堆叠结构，包括在垂直方向上堆叠在下电介质层的第一表面上的水平电极；垂直结构，包括在垂直方向上延伸并与水平电极交叉的垂直导电图案；以及在下电介质层的第二表面上的输入/输出焊盘。