-
公开(公告)号：CN102880587A
公开(公告)日：2013-01-16
申请号：CN201210380598.2
申请日：2012-10-09
Applicant: 无锡江南计算技术研究所
Abstract: 一种基于嵌入式加速核心的独立显卡架构包括加速部件、互连总线和传输部件。显示控制器用于将显示存储器中像素数据输出至显示装置；图形处理器用于对图形类任务进行加速；视频加速器用于对视频和图像数据进行编解码操作。IO配置总线用于转发外部访问各部件的IO请求，以及对显示存储器数据的直接访问；数据传输总线用于转发各部件对主存储器数据的直接访问请求。接口转换器用于实现独立显卡内总线协议与独立显卡外系统接口的协议转换；直接存储访问控制器用于实现主存储器和显示存储器之间数据批量传输；存储控制器用于管理各部件对显示存储器数据的访问；路由部件分别用于将数据访问请求路由至所述显示存储器和所述主存储器。
-
公开(公告)号：CN102880474A
公开(公告)日：2013-01-16
申请号：CN201210380728.2
申请日：2012-10-09
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供的一种并行源代码生成、编译及驱动执行的测试方法包括：测试流程控制模块、生成用例并行源代码模块以及运行和监控用例并行作业模块；其中，所述生成用例并行源代码模块用于在所述测试流程控制模块的驱动下，分析和解析测试用例配置得到并行源代码生成配置和并行编译选项配置，接受测试流程控制模块传递的全局并行编译选项，生成所需的用例并行源代码和Makefile文件；并且，所述运行和监控用例并行作业模块用于在所述测试流程控制模块的驱动下，分析和解析测试用例配置以得到并行作业运行前准备配置和并行作业运行配置，接受所述测试流程控制模块传递的全局并行作业提交选项和并行作业状态监控选项，运行和控制并行作业运行。
-
公开(公告)号：CN101470582B
公开(公告)日：2012-12-19
申请号：CN200710160667.8
申请日：2007-12-26
Applicant: 无锡江南计算技术研究所
IPC: G06F3/06
Abstract: 一种磁盘阵列控制装置及控制方法。所述磁盘阵列控制装置包括，数据分组单元、奇偶校验单元及总线控制单元，其中，所述数据分组单元用于选择一个磁盘阵列所用总线位宽的约数作为数据分组的大小，并根据数据分组大小从所获得的存储数据中选取数据组成分组数据；所述奇偶校验单元用于按位从所述的每一组分组数据中选取对应位进行异或运算来获得每一个奇偶校验值；所述总线控制单元用于将所述奇偶校验值写入用于存储奇偶校验值的磁盘，将所述各组分组数据分别写入各自对应的存储磁盘。所述磁盘阵列控制装置及控制方法提高了数据文件的安全性。
-
公开(公告)号：CN102761578A
公开(公告)日：2012-10-31
申请号：CN201110110793.9
申请日：2011-04-29
Applicant: 无锡江南计算技术研究所
IPC: H04L29/08
Abstract: 本发明提供了一种集群计算系统，包括通过网络互连的计算节点集群，所述计算节点包括嵌入式处理器、嵌入式DRAM、非易失性存储器阵列，还包括扩展计算部件以及电源管理模块；所述嵌入式处理器提供整数计算能力；所述扩展计算部件与嵌入式处理器相集成，并根据计算应用领域定制专项计算能力，辅助嵌入式处理器进行数据处理；所述嵌入式DRAM通过处理器直连接口与嵌入式处理器连接，作为处理器缓存；所述非易失性存储器阵列用于永久性存储数据；所述电源管理模块用于对计算节点供电，并根据嵌入式处理器的负载情况调整对嵌入式处理器的供电功率。本发明集群计算系统具有较低的功耗以及较强的计算能力。
-
公开(公告)号：CN102760176A
公开(公告)日：2012-10-31
申请号：CN201110110834.4
申请日：2011-04-29
Applicant: 无锡江南计算技术研究所
IPC: G06F17/50
Abstract: 本发明提供了一种硬件事务级仿真方法、引擎及系统，所述方法包括：加载目标系统模型，根据所述目标系统模型创建至少一个仿真线程；依次执行所述仿真线程，将执行仿真线程产生的仿真事件加入事件队列，所述仿真事件记录待触发的仿真线程的线程号；调取所述事件队列中的仿真事件，调度并执行调取的仿真事件记录的待触发的仿真线程的线程号指向的仿真线程，将执行仿真线程产生的仿真事件加入所述事件队列。本发明基于事件驱动的仿真机制，加快了仿真速度，同时提供了精简的仿真建模接口能更方便地描述具有普遍并发性的硬件系统。
-
Patent Agency Ranking
公开(公告)号：CN102760045A
公开(公告)日：2012-10-31
申请号：CN201110110817.0
申请日：2011-04-29
Applicant: 无锡江南计算技术研究所
IPC: G06F3/06
Abstract: 本发明提供了一种智能存储设备及其数据处理方法，所述智能存储设备包括访问接口模块、与所述访问接口模块连接的若干数据处理单元；还包括存储单元阵列以及数据互连网络，所述数据互连网络提供数据处理单元之间以及数据处理单元与存储单元之间的数据互连。本发明在存储设备中增加数据处理单元，将部分数据处理负载从计算设备转移到存储设备进行，从而减少计算设备的内存访问存储设备的带宽需求；进一步的，本发明的存储设备对于不同的数据处理需求具有可扩展的数据处理的能力，以适应集群计算系统的功能。
-
公开(公告)号：CN101989942B
公开(公告)日：2012-10-31
申请号：CN200910165362.5
申请日：2009-08-07
Applicant: 无锡江南计算技术研究所
IPC: H04L12/40 , H04L12/437
Abstract: 一种仲裁控制方法、应用该仲裁控制方法的通信方法、仲裁器和应用该仲裁器的通信系统，其中，所述仲裁控制方法包括：对通信请求进行排序，所述排序与所述通信请求的链路距离和提交时间相关；对排序的所述通信请求进行筛选并提交筛选后的通信请求；根据所提交的通信请求的类型，对所述通信请求进行仲裁，返回仲裁失败响应或仲裁成功响应；根据所述仲裁响应，更新链路记录和信用记录。本发明通过对通信资源信用和链路的集中管理和分配，简化了仲裁过程，提高了流水仲裁能力和链路的通信效率。
-
公开(公告)号：CN102571361A
公开(公告)日：2012-07-11
申请号：CN201010593559.1
申请日：2010-12-17
Applicant: 无锡江南计算技术研究所
IPC: H04L12/04
Abstract: 本实施例公开了插件板、具有该插件板的交换机及交换机设计方法；其中交换机包括中板和多个结构相同的插件板；每个插件板包括两个端口交换芯片、一个内连交换芯片、端口连接器和中板连接器；端口交换芯片的端口被划分为数量相同的外连端口和内连端口；外连端口与端口连接器连接；内连端口分别连接每个插件板中内连交换芯片；其中需要跨插件板连接的内连端口和交换芯片的端口分别与中板连接器连接；通过中板连接器与设有连接电路的中板插接，实现不同插件板的内连端口和内连交换芯片的连接。本实施例通过有效地提高了交换机插件板的集成度和减少了插件板的使用数量，从而使得交换机的组装密度加大，进而也就有效地减小了交换机的体积。
-
公开(公告)号：CN102541611A
公开(公告)日：2012-07-04
申请号：CN201010597808.4
申请日：2010-12-21
Applicant: 无锡江南计算技术研究所
IPC: G06F9/45
CPC classification number: Y02D10/41
Abstract: 一种指令翻译装置和方法、指令处理装置和处理器，所述指令处理装置包括，拆分单元，将逻辑运算指令拆分为多条单逻辑运算指令；转换单元，将所述单逻辑运算指令转换成具有预定格式的中间指令，所述预定格式包含逻辑值、源操作数和目标操作数；合并单元，合并预定指令及其定值点指令生成具有所述预定格式的合并指令；所述预定指令是指源操作数具有定值点指令的中间指令，所述预定指令的定值点指令是指对该预定指令的源操作数进行赋值的中间指令；所述合并指令的逻辑值通过数组索引所述预定指令及其定值点指令的逻辑值生成。本发明的指令翻译装置和方法、指令处理装置和处理器，提高了处理器处理逻辑运算的效率，降低了处理器的功耗。
-
公开(公告)号：CN102468186A
公开(公告)日：2012-05-23
申请号：CN201010546040.8
申请日：2010-11-15
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种基板的制作方法和芯片封装方法，该方法包括：提供形成有籽晶层的基板；在所述籽晶层上形成第一绝缘掩膜层，所述第一绝缘掩膜层内形成有多个第一开口，所述第一开口露出籽晶层；在所述第一开口形成基板焊盘；在所述基板焊盘和第一绝缘掩膜层上形成第二绝缘掩膜层，所述第二绝缘掩膜层内形成有多个第二开口，所述第二开口的位置与基板焊盘的位置对应；进行电镀沉积工艺，在所述第二开口内形成导电凸块；去除所述第一掩膜绝缘层和第二掩膜绝缘层；去除未被所述基板焊盘覆盖的籽晶层；形成覆盖所述基板焊盘、剩余的籽晶层的绝缘介质层，所述绝缘介质层与所述导电凸块齐平。本发明提高了基板上金属凸块的共面性和封装后芯片的良率。
-
-
-
-
-
-
-
-
-
Search Results
1254
records
(took 0.145 seconds)
