-
公开(公告)号：CN114335189A
公开(公告)日：2022-04-12
申请号：CN202210001052.5
申请日：2022-01-04
Applicant: 复旦大学
IPC: H01L29/788 , H01L21/336 , H01L29/423
Abstract: 本发明公开一种垂直栅极的存储器件结构及其制备方法。该垂直栅极的存储器件结构包括：衬底，其形成有P阱区、N阱区和U形槽，其中，N阱区位于P阱区上方，U形槽贯穿N阱区；第一栅氧化层，形成在所述U形槽表面并延伸覆盖部分所述N阱区表面，且在U形槽的侧壁和N阱区表面处形成有窗口；半浮栅，形成在所述U形槽中，覆盖所述第一栅氧化层，且在窗口处与N阱区相接触；控制栅介质层，形成在所述U形槽中，覆盖所述半浮栅并延伸覆盖部分所述第一栅氧化层；控制栅，覆盖所述控制栅介质层，并完全填充U形槽；源区和漏区，分别形成在所述控制栅两侧，所述N阱区中。
-
公开(公告)号：CN112490287B
公开(公告)日：2022-04-12
申请号：CN202011221337.7
申请日：2020-11-05
Applicant: 复旦大学
IPC: H01L29/778 , H01L29/06 , H01L21/335
Abstract: 本发明公开了一种具有双工作模式的氮化镓集成场效应晶体管及其制备方法。采用选区外延生长的方法，在AlGaN/GaN异质结侧壁生长p‑GaN形成p‑GaN/2DEG结。分别在p‑GaN和AlGaN/GaN异质结上制备p型和n型欧姆接触电极，在p‑GaN/2DEG结的AlGaN/GaN异质结一侧制备绝缘栅电极。本发明的GaN集成场效应晶体管同时具有增强型和耗尽型工作模式，同时采用基于AlGaN/GaN异质结的选区外延工艺避免制备互联金属，提高了集成器件的功能性，降低了集成器件的寄生效应，在高性能GaN功率器件和逻辑器件领域具有广泛的应用前景。
-
公开(公告)号：CN111769078B
公开(公告)日：2022-04-12
申请号：CN202010562314.6
申请日：2020-06-18
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/768 , H01L23/48
Abstract: 本发明属于集成电路封装技术领域，具体为一种用于系统级封装的TSV无源转接板制备方法。本发明通过在硅衬底上外延一层SiGe材料；然后在SiGe材料表面外延一层Si材料，之后选择性去除SiGe材料，从而使顶层Si材料与底部硅衬底分离，获得TSV无源转接板基底。本发明简化了制造工艺，而且无需损坏硅衬底，有利于获得厚度只有几微米的TSV无源转接板基底。
-
公开(公告)号：CN112038285B
公开(公告)日：2022-04-08
申请号：CN202010628729.9
申请日：2020-07-01
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/768 , H01L21/3065
Abstract: 本发明公开了一种用于三维封装的Si/SiGe通孔有源转接板的制备方法。通过在硅衬底上外延SiGe/Si/SiGe叠层，随后选择性去除第一层SiGe材料，从而Si材料/第二层SiGe材料与底部硅衬底分离，Si材料/第二层SiGe材料作为制备有源转接板的基底，工艺简单，无需损坏硅衬底，有效降低了生产成本。并且，由于SiGe中的载流子迁移率要比Si中的载流子迁移率高，所以在SiGe表面制备有源器件可以获得具有较高工作速度的器件。
-
公开(公告)号：CN114220741A
公开(公告)日：2022-03-22
申请号：CN202111414300.0
申请日：2021-11-25
Applicant: 复旦大学
IPC: H01L21/336 , H01L29/423 , H01L29/788
Abstract: 本发明公开一种分栅结构的半浮栅晶体管及其制备方法。该分栅结构的半浮栅晶体管包括衬底，其形成有P阱区、N阱区和U型槽，其中，N阱区位于P阱区上方，U型槽贯穿N阱区；第一栅氧化层，形成在所述U型槽表面并延伸覆盖部分所述N阱区表面，且在一侧形成有窗口；半浮栅，覆盖所述第一栅氧化层并完全填充所述U型槽，且在窗口处与N阱区相接触；控制栅介质层、控制栅和掩膜层，控制栅介质层覆盖所述半浮栅，控制栅和掩膜层依次形成在所述控制栅介质层上；分离栅介质层和分离栅，分离栅介质层形成在N阱区表面并延伸覆盖部分掩膜层表面，分离栅覆盖分离栅介质层并填充分离栅区域；源区和漏区，分别形成在所述控制栅和分离栅两侧，所述N阱区中。
-
Patent Agency Ranking
公开(公告)号：CN114005939A
公开(公告)日：2022-02-01
申请号：CN202111270357.8
申请日：2021-10-29
Applicant: 复旦大学
Abstract: 本发明公开一种双离子栅型神经形态器件及其制备方法。该器件包括：衬底；背栅电极，形成在衬底上；背栅介质，其为离子氧化物薄膜，形成在背栅电极上；二维薄膜，形成在背栅介质上且位于背栅电极上方，作为沟道；源电极和漏电极，分别形成在沟道两端；顶栅电极，形成在背栅介质上，与沟道以一定间隔平行排列，顶栅电极的延伸方向与背栅电极的延伸方向正交，但不相交叠；以及顶栅介质，其为离子凝胶，覆盖沟道和顶栅电极，在顶栅以及背栅同时施加脉冲时序，对沟道电导进行调控，通过离子的迁移与注入实现器件电导范围的定量增加或减小，模拟异源性神经突触的两个前端对一个突触后端的调节过程，实现异源性神经形态计算协同工作模拟。
-
公开(公告)号：CN114005936A
公开(公告)日：2022-02-01
申请号：CN202111270409.1
申请日：2021-10-29
Applicant: 复旦大学
Abstract: 本发明公开一种离子型两端仿生忆阻器件及其制备方法。该离子型两端仿生忆阻器件包括：衬底；底层电极，形成在所述衬底上，以一定间隔沿第一方向平行排列，作为忆阻器的一端；离子凝胶，形成在所述底层电极上，作为忆阻器的功能层；顶层电极，形成在所述离子凝胶上，以一定间隔沿第二方向平行排列，与底层电极呈交叉阵列结构，作为忆阻器的另一端，其中，忆阻器的两端分别对应着突触前端与突触后端，忆阻器的功能层对应突触间隙，利用离子凝胶中离子的可扩散性模拟类脑神经突触中的离子迁移，实现导电通道的信息传递，模拟类似生物体中的离子通道作用，完成神经突触权重调制过程。
-
公开(公告)号：CN113972318A
公开(公告)日：2022-01-25
申请号：CN202111280578.3
申请日：2021-10-29
Applicant: 复旦大学
Abstract: 本发明公开一种基于同质结的多比特存储器及其制备方法。该基于同质结的多比特存储器，包括：衬底；底电极，形成在所述衬底上；功能层，其为不同氧含量的多层非晶氧化物薄膜，形成在所述底电极上；顶电极，形成在所述功能层上，在向顶电极施加电压时，各层非晶氧化物薄膜自上而下依次形成氧空位导电通道，实现阻态的逐级调制，使得单一器件具有多态存储的功能。
-
公开(公告)号：CN113964202A
公开(公告)日：2022-01-21
申请号：CN202111196555.4
申请日：2021-10-14
Applicant: 上海集成电路制造创新中心有限公司 , 复旦大学
IPC: H01L29/78 , H01L21/66 , H01L23/544
Abstract: 本发明提供了一种环栅器件制备的测试方法与系统，其中，将拉曼测试装置引入到环栅器件制备的工艺环节，进而，能够在生长外延层后、刻蚀鳍片后、源漏外延(且伪栅极被去除)、释放牺牲层后、HKMG包裹沟道后、后等至少之一时间点对沟道对应位置的应力进行测试，在此基础上，测试结果可反应出沟道对应位置应力随制备工艺环节的变化。其中，由于拉曼测试装置的测试光的光斑面积较小，进而，可在测试中表征出较小尺寸的结构应力，同时，该过程中，也不会对样品表面产生损伤。可见，本发明能够在无损的情况下准确对各工艺环节下沟道对应位置的应力进行测试与表征，为制备工艺的进一步分析与改进提供准确、充分的依据。
-
公开(公告)号：CN113945611A
公开(公告)日：2022-01-18
申请号：CN202111036238.6
申请日：2021-09-06
Applicant: 复旦大学
Abstract: 本发明公开了一种基于氧化铈颗粒修饰的氧化铜纳米线结构的异质气敏纳米材料、制备工艺及其应用。本发明采用共价键合法，将水热法制备得到的CeO2纳米颗粒修饰于热氧化法制备得到的CuO纳米线上，进一步煅烧后得到了异质气敏材料，其合成方法成本相对较低、制备效率高和可规模化生产；本发明采用电子束光刻技术制备了氧化铈颗粒修饰的氧化铜纳米线基新型单根纳米线气体传感器件，该制备方法重复性好、成功率高，单根纳米线气体传感器件能够对ppb级微量硫化氢气体实现超快超灵敏探测，同时具有较好的选择性和一致性，能够应用于工业生产、环境监测、食品安全检测和医疗健康等领域。
-
-
-
-
-
-
-
-
-
Search Results
918
records
(took 0.028 seconds)
