公开(公告)号：CN110323185A

公开(公告)日：2019-10-11

申请号：CN201910241938.5

申请日：2019-03-28

Applicant: 英飞凌科技股份有限公司

Inventor： R·奥特伦巴 ,  T·沙夫 ,  T·贝默尔 ,  I·埃舍尔-珀佩尔 ,  M·格鲁贝尔 ,  M·于尔斯 ,  T·迈尔 ,  X·施勒格尔

IPC: H01L23/04 ,  H01L23/06 ,  H01L23/36

Abstract: 一种半导体封装系统包括半导体封装和盖状物。半导体封装包括管芯焊盘，安装或布置到管芯焊盘的第一主面的芯片以及包封芯片和管芯焊盘的包封体。盖状物至少部分地覆盖管芯焊盘的暴露的第二主面。盖状物包括具有电绝缘导热材料的盖状物主体和紧固系统，紧固系统将盖状物紧固到半导体封装上。紧固系统从盖状物主体朝向包封体延伸或沿着半导体封装的侧表面延伸。

公开(公告)号：CN112053958A

公开(公告)日：2020-12-08

申请号：CN202010510825.3

申请日：2020-06-05

Applicant: 英飞凌科技股份有限公司

Inventor： T·迈尔 ,  I·埃舍尔-珀佩尔 ,  K·普雷塞尔 ,  B·拉科

IPC: H01L21/48 ,  H01L21/56 ,  H01L23/31 ,  H01L23/495

Abstract: 本发明公开了一种半导体倒装芯片封装(10)，其包括：衬底(11)，所述衬底(11)包括第一主面、与第一主面相对的第二主面以及设置在第一主面上的一个或多个导电结构(11.1)；一个或多个柱(12)，所述一个或多个柱(12)设置在导电结构(11.1)中的至少一个上；半导体管芯13，所述半导体管芯13在其主面上包括一个或多个接触焊盘(13.1)，其中，半导体管芯(13)连接到衬底(11)，使得接触焊盘(13.1)中的至少一个与柱(12)中的一个连接；以及包封物14，所述包封物14设置在衬底(11)和半导体管芯(13)上。

公开(公告)号：CN104134607B

公开(公告)日：2017-12-15

申请号：CN201410183496.0

申请日：2014-04-30

Applicant: 英飞凌科技股份有限公司

Inventor： E·富尔古特 ,  I·埃舍尔-珀佩尔 ,  M·恩格尔哈特 ,  H-J·蒂默 ,  H·埃德

IPC: H01L21/02 ,  H01L21/66 ,  H01L21/67 ,  H01L27/04

CPC classification number: H01L22/24 ,  H01L21/568 ,  H01L21/67069 ,  H01L21/67253 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/784 ,  H01L22/12 ,  H01L22/26 ,  H01L22/30 ,  H01L24/19 ,  H01L24/96 ,  H01L24/97 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/94 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/1461 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2224/82 ,  H01L2924/00

Abstract: 提供了一种处理多个封装的电子芯片的方法，该多个封装的电子芯片在公共衬底中彼此连接，其中该方法包括：蚀刻电子芯片；检测指示在指示器结构的暴露之后的、指示器结构的至少部分去除的信息，指示器结构被嵌入在电子芯片的至少一部分内并且在蚀刻已经去除在指示器结构上方的芯片材料之后被暴露；并且在检测到指示指示器结构的至少部分去除的信息之后调整处理。

公开(公告)号：CN107204300A

公开(公告)日：2017-09-26

申请号：CN201710156264.X

申请日：2017-03-16

Applicant: 英飞凌科技股份有限公司

Inventor： A·海因里希 ,  I·埃舍尔-珀佩尔 ,  M·格鲁贝尔 ,  A·蒙丁 ,  C·威尔

IPC: H01L21/60 ,  H01L21/56

CPC classification number: H01L24/81 ,  H01L24/09 ,  H01L24/16 ,  H01L24/85 ,  H01L25/50 ,  H01L2224/095 ,  H01L2224/16104 ,  H01L2224/16112 ,  H01L2224/16137 ,  H01L2224/48091 ,  H01L2224/48472 ,  H01L2224/49113 ,  H01L2224/4912 ,  H01L2924/00014 ,  H01L2224/45099 ,  H01L24/83 ,  H01L21/561 ,  H01L2224/838

Abstract: 本发明的一个方面涉及一种用于制造芯片复合结构的方法。分别通过使导电的第一平衡片(21)与半导体芯片(1)的第一主电极(11)材料锁合地且导电地连接来制造两个或更多个芯片组件(2)。在所述芯片组件(2)之间的自由空间(211)中布置控制电极布线结构(70)。在所述控制电极布线结构(70)与各个芯片组件(2)的半导体芯片(1)的控制电极(13)之间建立导电连接。借助介电填料(4)使所述芯片组件(2)材料锁合地连接。