一种短路阳极横向绝缘栅双极型晶体管

    公开(公告)号:CN105552109A

    公开(公告)日:2016-05-04

    申请号:CN201510936970.7

    申请日:2015-12-15

    CPC classification number: H01L29/7394 H01L29/0684 H01L29/0692

    Abstract: 本发明属于半导体技术领域,具体的说涉及一种SA-LIGBT。本发明的主要方案为,本发明中的N型阱区内部P+阳极区和N+阳极区,且P+阳极区和N+阳极区分别由多列沿器件横向方向相互平行的P+阳极子区和N+阳极子区构成,同时沿器件纵向方向均为分段式结构;同时,P+阳极区和N+阳极区下方接触有P型埋层。在器件正向导通初期处于单极模式时,P型埋层和P+阳极区形成电子阻挡层,它们可以阻碍从阴极发射过来的电子被N+阳极区收集,从而增大单极模式下P+阳极区和P型第一埋层与N型阱区或者N型高阻区构成的PN结的正向压降,使器件在较小的单极电流下就能进入双极模式,从而抑制snapback现象的出现。本发明的有益效果为,能有效抑制snapback现象,同时还能够提升器件的关态特性。

    一种LDMOS器件的制造方法
    12.
    发明公开

    公开(公告)号:CN105304693A

    公开(公告)日:2016-02-03

    申请号:CN201510408917.X

    申请日:2015-07-13

    CPC classification number: H01L29/66681 H01L29/401 H01L29/42356 H01L29/42364

    Abstract: 本发明属于半导体技术,具体的说是涉及一种LDMOS器件的制造方法。本发明LDMOS器件制造方法的主要步骤为:在第二导电类型半导体衬底上表面生成第一导电类型半导体有源层;在第一导电类型半导体有源层上层键合剥离形成介质隔离层,所述介质隔离层上表面的第一导电类型半导体有源层形成辅助半导体层;在辅助半导体层中注入第二导电类型半导体杂质;刻蚀辅助半导体层两端至介质隔离层表面形成第一有源区窗口和第二有源区窗口;在第一有源区窗口制造体区和生成源极金属,在第二有源区窗口制造漏接触区和生成漏极金属。本发明的有益效果为,可以保证延伸栅为单晶硅材料,避免多晶栅对于延伸栅器件电学性能的影响。

    一种槽型积累层MOSFET器件
    15.
    发明公开

    公开(公告)号:CN103928522A

    公开(公告)日:2014-07-16

    申请号:CN201410142500.9

    申请日:2014-04-10

    CPC classification number: H01L29/7816 H01L29/0634

    Abstract: 一种槽型积累层MOSFET器件,属于功率半导体器件技术领域。本发明在纵向MOSFET器件的源漏之间的漂移区中引入介质槽,槽内填充介电常数较小的介质材料;介质槽被第二导电类型重掺杂栅端欧姆接触区、第二导电类型高阻区、第一导电类型高阻区、第一导电类型重掺杂场截止区和第二导电类型漏端接触区构成的辅助电荷积累层所包围,辅助电荷积累层又被介质隔离层所包围。本发明通过引入辅助电荷积累层,器件正向导通时在漂移区内靠近介质隔离层附近形成高浓度的载流子积累层,从而大幅降低导通电阻,进而降低功耗;在器件关断时提高介质槽中的电场强度从而提高器件耐压;同时介质槽在提高器件耐压的同时缩小了器件的横向尺寸,降低了比导通电阻。

    一种具有结型场板的SOI功率LDMOS器件

    公开(公告)号:CN103325835A

    公开(公告)日:2013-09-25

    申请号:CN201310202568.7

    申请日:2013-05-28

    Abstract: 一种具有结型场板结构的SOI功率LDMOS器件,属于功率半导体器件技术领域。这种JFP SOI LDMOS器件采用PN结作为场板,并利用高K介质作为场板介质。一方面,结型场板的PN结电场调制器件表面电场,改善器件的电场分布,提高器件耐压;另一方面,在反向阻断状态时,结型场板辅助耗尽器件漂移区,使器件漂移区掺杂浓度大幅提高,从而降低导通电阻;高K介质用作场介质层,更有利于导通电阻和静态功耗的降低。与常规金属场板相比,结型场板技术还有效地避免了场板末端存在电场尖峰的缺陷;与多晶电阻场板相比,结型场板PN结势垒的存在能避免大的泄漏电流的产生。此外,本发明也与SOI CMOS电路具有很好的兼容性。

    一种槽型半导体功率器件
    17.
    发明公开

    公开(公告)号:CN102832237A

    公开(公告)日:2012-12-19

    申请号:CN201210226454.1

    申请日:2012-07-03

    Abstract: 本发明公开了一种槽型半导体功率器件,涉及槽型半导体功率器件技术领域,包括衬底层和有源层,所述有源层中形成有槽栅,槽栅纵向至少伸入到有源层中;在体接触区和漏区之间形成有阶梯型的介质槽,阶梯型的介质槽宽度较大的那一端更接近衬底层,介质槽分别与漏区和体接触区接触;介质槽中介质的介电系数小于有源层材料的介电系数;本发明具有以下优点:第一、器件耐压大大提高;第二、槽栅增大了器件有效拓展纵向导电区域和介质槽辅助耗尽漂移区,使得比导通电阻降低,进而降低功耗,同时栅槽也作为介质隔离槽,节省了隔离槽的面积;第三、介质槽折叠了漂移区以及在介质槽界面处的电荷积累区也是漏区或体接触区,大大缩小了器件尺寸。

    一种槽型半导体功率器件的制造方法

    公开(公告)号:CN102751199A

    公开(公告)日:2012-10-24

    申请号:CN201210226462.6

    申请日:2012-07-03

    Abstract: 本发明公开了一种槽型半导体功率器件的制造方法,涉及半导体功率器件技术领域,通过刻蚀槽、采用各向异性外延技术生长填充槽形成第二半导体区、在第二半导体区顶部局部刻蚀形成窄且高浓度的n或p柱、填充绝缘介质以及平坦化,之后采用外延横向过生长形成体区等关键工艺步骤,具有以下优点:避免了沟槽的填充及平坦化、槽栅制作及平坦化对已形成的体区、体接触区以及源区产生的不利影响;槽栅底部与体区下界面平齐或低于体区下界面,从而提高器件耐压;不需要复杂的掩模,避免了小角度注入工艺对沟道区的影响;避免采用多次外延注入的方式形成超结以及所带来得晶格缺陷;大大降低了导通电阻。

    一种高可靠性的SOI-LIGBT
    19.
    发明授权

    公开(公告)号:CN106684135B

    公开(公告)日:2019-04-26

    申请号:CN201710014266.5

    申请日:2017-01-10

    Abstract: 本发明属于功率半导体技术领域,具体涉及一种高可靠性的SOI‑LIGBT。本发明相比于传统的LIGBT,在P+集电区附近引入一个N+集电区和多晶硅电阻区,又在发射极端引入槽形发射电极。新器件可实现如MOSFET的耐压机理,其耐压值大小不随P+集电区掺杂浓度的变化而变化,可在较短的漂移区内实现较高耐压。新器件在开启时,槽形发射电极使空穴电流聚集在N+发射区底部效应减弱,空穴电流分布更均匀,有效增强新器件抗闩锁效应和短路能力。本发明的有益效果为,相对于传统LIGBT,本发明有高速度、低关断损耗的优良性能,同时具有大的FBSOA和SCSOA。

    基于多Agent的资源聚合方法

    公开(公告)号:CN105069010B

    公开(公告)日:2018-04-17

    申请号:CN201510394107.3

    申请日:2015-07-07

    Abstract: 本发明公开了一种基于多Agent的资源聚合方法,是针对计算机与网络技术的广泛应用中分散在复杂异构网络中的资源越来越多,解决分布式环境中将分散资源进行有效聚合的技术问题。其实现步骤为:在分布式系统中对基于Agent的资源聚合方法进行配置;根据用户输入的任务需求,任务Agent对其进行分解和描述;根据任务描述信息,决策Agent将任务分发给相应的服务Agent;服务Agent在Agent联盟内选择资源Agent执行任务,任务的执行结果反馈给用户Agent,并显示在用户界面中。本发明服务Agent和资源Agent之间的通信遵循扩展合同网协议,降低了Agent之间通信量,能够快速响应用户的任务需求。资源Agent能够选择加入和退出Agent联盟,具备动态特性,增强了资源聚合方法的灵活性、可扩展性。

Patent Agency Ranking