-
公开(公告)号：CN108878417A
公开(公告)日：2018-11-23
申请号：CN201810730016.6
申请日：2018-07-05
Applicant: 江南大学
IPC: H01L27/02
CPC classification number: H01L27/0262 , H01L27/0259 , H01L27/0266 , H01L27/0296
Abstract: 一种高维持MOS辅助触发SCR结构的瞬态电压抑制器，属于集成电路的静电放电防护及抗浪涌领域，可用于提高芯片的抗ESD能力。该器件包括嵌入式MOS、SCR、BJT结构和金属线，其中由PNP、NPN与PMOS辅助SCR结构的正向ESD电流泄放路径，以及由NPN、PNP与NMOS辅助触发SCR结构的反向ESD电流泄放路径SD电流泄放路径，不仅具有低触发、高维持电压的小电压回滞特性，还具有强ESD鲁棒性，与单向瞬态器相比，所述瞬态电压抑制器的单位面积ESD防护能力强。
-
公开(公告)号：CN108807376A
公开(公告)日：2018-11-13
申请号：CN201810720710.X
申请日：2018-07-03
Applicant: 江南大学
IPC: H01L27/085
CPC classification number: H01L27/085
Abstract: 一种低压MOS辅助触发SCR的双向瞬态电压抑制器，属于集成电路的静电放电防护及抗浪涌领域。主要由P衬底、第一N阱、P阱、第二N阱、第一P+注入区、第一N+注入区、第一多晶硅栅及其覆盖的第一薄栅氧化层、第二N+注入区、第二P+注入区、第三P+注入区、第三N+注入区、第二多晶硅栅及其覆盖的第二薄栅氧化层、第四N+注入区、第四P+注入区和金属线构成；一方面，器件通过利用开态NMOS和二极管形成正向辅助触发路径，降低触发电压，提高器件的电压箝制能力。另一方面，器件可在正、反向电学应力作用下，器件内部呈现相同的电学特性，具有双向静电放电防护或抗浪涌功能。
-
公开(公告)号：CN108807374A
公开(公告)日：2018-11-13
申请号：CN201810715229.1
申请日：2018-07-03
Applicant: 江南大学
IPC: H01L27/02
Abstract: 一种高压双向瞬态电压抑制器，属于集成电路的静电放电防护及抗浪涌领域，可用于提高片上IC和电子产品的系统可靠性。主要由P衬底、N型埋层、P阱、第一N型中掺杂区、第二N型中掺杂区、第一N+注入区、第一P+注入区、第二P+注入区、第三P+注入区、第二N+注入区和金属线构成。该器件通过引入高掺杂P+注入区，调节两个N型中掺杂区之间的间距，以及设计中心轴对称的剖面结构，使器件在正、反向电学应力作用下，可形成具有强抗闩锁能力的SCR电流泄放路径，实现双向ESD或瞬态浪涌防护。
-
公开(公告)号：CN103606548B
公开(公告)日：2016-07-20
申请号：CN201310658694.3
申请日：2013-12-09
Applicant: 江南大学
IPC: H01L27/02 , H01L29/40 , H01L29/06 , H01L29/74 , H01L29/866
Abstract: 一种齐纳击穿的小回滞SCR结构的高压ESD保护器件，可用于片上IC的高压ESD保护电路。包括P型衬底、N型埋层、第一N阱、P阱、下沉P掺杂、第二N阱、隔离区、第一N+、第一P+、第二N+、第二P+、第三N+、第三P+、第四N+、第四P+、第五N+、第五P+、金属阳极、金属阴极。其中由第一金属阳极、金属阴极、第一N+、第一P+、第三N+、第三P+、第二N+、第二P+或由第二金属阳极、金属阴极、第五N+、第五P+、第三N+、第三P+、第四N+、第四P+构成齐纳击穿ESD电流泄放路径。齐纳击穿ESD电流泄放路径不仅可增强器件的ESD鲁棒性，还可提高器件的维持电压，适用于窄小ESD窗口的高压ESD保护。
-
公开(公告)号：CN104409457A
公开(公告)日：2015-03-11
申请号：CN201410766937.X
申请日：2014-12-11
Applicant: 江南大学
Abstract: 一种LDMOS-SCR类叉指结构的高压ESD保护器件，可用于片上高压IC的ESD保护电路。主要由P型衬底、N型埋层、N阱、P阱、若干个P+注入区、若干个N+注入区、多晶硅双栅和若干场氧隔离区构成。该ESD保护器件可在高压ESD脉冲作用下，形成两条由LDMOS-SCR结构并联构成的ESD电流泄放路径。该电流泄放路径均以寄生的NPN管和P阱电阻为公共支路，以降低器件的电子发射率，提高维持电压和ESD鲁棒性。另一方面，通过在器件内部设计一个寄生的NPN晶体管控制一个浮空LDMOS结构，既可以降低LDMOS-SCR器件的电子发射率，提高维持电压；又能增强浮空LDMOS结构的N型导电沟道的电流泄放能力，提高器件的ESD鲁棒性。
-
Patent Agency Ranking
公开(公告)号：CN103730462A
公开(公告)日：2014-04-16
申请号：CN201410024428.X
申请日：2014-01-20
Applicant: 江南大学
IPC: H01L27/02 , H01L29/06 , H01L29/423
Abstract: 一种具有高维持电流强鲁棒性的LDMOS-SCR结构的ESD自保护器件，可用于片上IC高压ESD自保护电路。主要由P衬底、P阱、N阱、第一P+注入区、第一N+注入区、第二P+注入区、第三P+注入区、第二N+注入区、第一场氧隔离区、薄栅氧化层、第二场氧隔离区、第三场氧隔离区、第四场氧隔离区和多晶硅栅构成。本发明设计的LDMOS-SCR结构的ESD保护器件在高压ESD脉冲作用下，可分别形成寄生LDMOS-SCR结构和两个二极管与LDMOS导电沟道相连的ESD电流泄放路径，快速泄放ESD电流，提高器件触发回滞后的维持电流和失效电流、增强器件的ESD鲁棒性，适用于高压电路的ESD自保护。
-
公开(公告)号：CN103606548A
公开(公告)日：2014-02-26
申请号：CN201310658694.3
申请日：2013-12-09
Applicant: 江南大学
IPC: H01L27/02 , H01L29/40 , H01L29/06 , H01L29/74 , H01L29/866
Abstract: 一种齐纳击穿的小回滞SCR结构的高压ESD保护器件，可用于片上IC的高压ESD保护电路。包括P型衬底、N型埋层、第一N阱、P阱、下沉P掺杂、第二N阱、隔离区、第一N+、第一P+、第二N+、第二P+、第三N+、第三P+、第四N+、第四P+、第五N+、第五P+、金属阳极、金属阴极。其中由第一金属阳极、金属阴极、第一N+、第一P+、第三N+、第三P+、第二N+、第二P+或由第二金属阳极、金属阴极、第五N+、第五P+、第三N+、第三P+、第四N+、第四P+构成齐纳击穿ESD电流泄放路径。齐纳击穿ESD电流泄放路径不仅可增强器件的ESD鲁棒性，还可提高器件的维持电压，适用于窄小ESD窗口的高压ESD保护。
-
公开(公告)号：CN102983136A
公开(公告)日：2013-03-20
申请号：CN201210549225.3
申请日：2012-12-18
Applicant: 江南大学
IPC: H01L27/02
Abstract: 一种纵向NPN触发的高维持电压的高压ESD保护器件，可用于片上IC高压ESD保护电路。主要由衬底Psub，N埋层，P外延，N下沉阱，高压深N阱，第一N+注入区，第一P+注入区，第二N+注入区，第三N+注入区，多晶硅栅，栅薄氧化层和若干场氧隔离区构成。该保护器件在高压ESD脉冲作用下，内部纵向NPN结构的反向PN结被触发导通，形成并联连接的多条ESD电流泄放路径，可以提高器件的二次击穿电流，降低导通电阻，增强器件的鲁棒性。通过拉升LDMOS器件多晶硅栅的长度，增大NPN结构的基区宽度，以及利用N埋层和N下沉阱，延长器件触发导通后的电流路径，改变器件内部的电场分布，提高器件的耐压能力和维持电压。
-
公开(公告)号：CN116207094B
公开(公告)日：2024-07-19
申请号：CN202310313602.1
申请日：2023-03-28
Applicant: 江南大学
Abstract: 本发明涉及一种应用于高速传输接口芯片的静电与浪涌防护电路，其包括衬底、深N阱、N阱、第一P阱、第二P阱、第一N+注入区、第二N+注入区、第三N+注入区、第四N+注入区、第一P+注入区、第五N+注入区、第二P+注入区、第六N+注入区、第七N+注入区、第一多晶硅栅、第二多晶硅栅、第三多晶硅栅以及其覆盖的第一薄栅氧化层、第二薄栅氧化层、第三薄栅氧化层构成。本发明通过SCR、NMOS、GGNMOS和PNP三极管的多重器件的复合式结构，能够达到低压触发和免疫闩锁的效果，从而克服现有技术存在的因触发电压过高而导致的在瞬态ESD应力下不能及时开启，以及回滞幅度过大易发生闩锁效应的问题。
-
公开(公告)号：CN116093104B
公开(公告)日：2024-06-14
申请号：CN202310313608.9
申请日：2023-03-28
Applicant: 江南大学
Abstract: 本发明涉及一种应用于直流/直流转换芯片的静电与浪涌防护电路，包括P衬底、深N阱、第一N阱、第一P阱、第二N阱、第二P阱、第一N+注入区、第一P+注入区、第二N+注入区、第三N+注入区、第四N+注入区、第二P+注入区、第五N+注入区、第三P+注入区、硅化物、多晶硅栅及其覆盖的薄栅氧化层。本发明所述的一种应用于直流/直流转换芯片的静电与浪涌防护电路，其利用栅接低电位NMOS触发电压低的特性，NPN型三极管、通过设计PNP与NPN型三极管复合结构，构建含多条电流泄放路径的ESD/EOS防护电路，用于增强DC‑DC转换芯片的ESD/EOS防护能力，具有低电压触发、小回滞、快速开启等优点，还能依托多泄流路径，提高二次失效电流。
-
-
-
-
-
-
-
-
-
Search Results
131
records
(took 0.021 seconds)
