公开(公告)号：CN102034876A

公开(公告)日：2011-04-27

申请号：CN201010503591.6

申请日：2010-09-30

Applicant: 株式会社电装

Inventor： 芦田洋一 ,  户仓规仁 ,  高桥茂树 ,  中山喜明 ,  白木聪 ,  千田厚慈

IPC: H01L29/861 ,  H01L29/06 ,  H01L21/329

CPC classification number: H01L27/1203 ,  H01L21/76264 ,  H01L21/84 ,  H01L29/0634 ,  H01L29/0657 ,  H01L29/0692 ,  H01L29/1608 ,  H01L29/404 ,  H01L29/405 ,  H01L29/407 ,  H01L29/408 ,  H01L29/66128 ,  H01L29/7394 ,  H01L29/7824 ,  H01L29/8611

Abstract: 一种半导体装置，包括：SOI衬底(1)；具有布置在SOI衬底(1)的活性层(3)中的第一和第二杂质层(5，6，71，77，81，88)的半导体元件(5，6，71，77，81，88)，其中第二杂质层(6，71，81)围绕第一杂质层(5，77，88)；和布置在活性层(3)中邻近SOI衬底(1)的嵌入绝缘薄膜(4)的部分中的多个第一和第二导电型区域(10，11)。第一和第二导电型区域(10，11)交替地布置。第一和第二导电型区域(10，11)具有对应于半导体元件(5，6，71，77，81，88)的布局。

公开(公告)号：CN100559589C

公开(公告)日：2009-11-11

申请号：CN200710078983.0

申请日：2007-02-16

Applicant: 株式会社电装

Inventor： 尾关善彦 ,  户仓规仁 ,  都筑幸夫

IPC: H01L27/06

CPC classification number: H01L27/0611 ,  H01L29/7395 ,  H01L29/8611

Abstract: 一种半导体器件，包括：半导体衬底(1)；IGBT区(IGBTREGION)，其包括位于衬底(1)的第一表面上并提供沟道形成区的第一区(2)，以及位于衬底(1)的第二表面上并提供集电极的第二区(3)；二极管区(DIODE REGION)，其包括位于第一表面上并提供阳极或阴极的第三区(4)和位于第二表面上并提供阳极或阴极的第四区(5)；外围区(PERIPERY REGION)，其包括位于第一表面上的第五区(6，6b-6g)和位于第二表面上的第六区(7a、7b)。第一、第三和第五区(2、4、6、6B-6g)共同且电气耦合，并且第二、第四和第六区(3、5、7a、7b)共同并电气地相互耦合。

公开(公告)号：CN101322248A

公开(公告)日：2008-12-10

申请号：CN200780000474.4

申请日：2007-03-20

Applicant: 株式会社电装

Inventor： 户仓规仁 ,  都筑幸夫 ,  河野宪司

IPC: H01L29/739 ,  H01L21/336 ,  H01L27/04 ,  H01L29/78

CPC classification number: H01L29/7395 ,  H01L27/0664 ,  H01L29/861

Abstract: 一种半导体器件包括：半导体衬底(4)；IGBT单元(10i、50i)；以及二极管单元(10d、30d、50d)。所述衬底包括第一至第四层(4a、5、6、7)。第一层设置在第一表面上，并且第二和第三层相邻地设置在衬底的第二表面上。第四层夹在第一层与第二和第三层之间。第一层提供IGBT单元和二极管单元的漂移层。第二层提供IGBT单元的集电极层。第三层提供二极管单元的一个电极连接层。将第一层的电阻率和厚度限定为ρ1[Ω·cm]和L1[μm]，将第四层的电阻率和厚度限定为ρ2[Ω·cm]和L2[μm]，并且将衬底平面上的第二层的最小宽度的一半限定为W2[μm]。满足关系(ρ1/ρ2)×(L1·L2/W22)＜1.6。

公开(公告)号：CN1950948A

公开(公告)日：2007-04-18

申请号：CN200580015045.5

申请日：2005-05-11

Applicant: 丰田自动车株式会社 ,  株式会社电装

Inventor： 高谷秀史 ,  大仓康嗣 ,  黑柳晃 ,  户仓规仁

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06

CPC classification number: H01L29/7813 ,  H01L29/0623 ,  H01L29/0653 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/7811

Abstract: 本发明提供了一种绝缘栅半导体器件，其在沟槽底部周围具有浮置区，且能够可靠地实现高耐压。绝缘栅半导体器件100包括电流流过的元件区域和围绕元件区域的终端区域。半导体器件100还包括在元件区域中的多个栅极沟槽21和在终端区域中的多个终端沟槽62。栅极沟槽21形成为条形，以及终端沟槽62形成为同心环形。在半导体器件100中，栅极沟槽21和终端沟槽62以使栅极沟槽21的端部和终端沟槽62的侧面之间的间隔均匀的方式设置。也就是说，根据终端沟槽62的拐角的曲率来调整栅极沟槽21的长度。

公开(公告)号：CN102376773B

公开(公告)日：2014-06-18

申请号：CN201110226614.8

申请日：2011-08-04

Applicant: 株式会社电装

Inventor： 山本贵生 ,  户仓规仁 ,  加藤久登 ,  中川明夫

IPC: H01L29/861 ,  H01L29/06 ,  H01L29/872

CPC classification number: H01L29/868 ,  H01L27/0664 ,  H01L29/0615 ,  H01L29/0692 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/405 ,  H01L29/42368 ,  H01L29/7394 ,  H01L29/7824

Abstract: 一种具有横向二极管的半导体装置包括半导体层(1c，1f，1g)、半导体层中的第一半导体区域(2)、杂质浓度大于第一半导体区域的接触区域(4)、位于半导体层中并与接触区域分开的第二半导体区域(6)、通过接触区域电连接到第一半导体区域的第一电极(10)、以及电连接到第二半导体区域的第二电极(11)。所述第二半导体区域包括低杂质浓度部分(7)、高杂质浓度部分(8)和扩展部分(9)。所述第二电极与所述高杂质浓度部分形成欧姆接触。扩展部分的杂质浓度大于低杂质浓度部分的杂质浓度并在半导体层的厚度方向上延伸。

公开(公告)号：CN101322248B

公开(公告)日：2010-09-29

申请号：CN200780000474.4

申请日：2007-03-20

Applicant: 株式会社电装

Inventor： 户仓规仁 ,  都筑幸夫 ,  河野宪司

IPC: H01L29/739 ,  H01L21/336 ,  H01L27/04 ,  H01L29/78

CPC classification number: H01L29/7395 ,  H01L27/0664 ,  H01L29/861

Abstract: 一种半导体器件包括：半导体衬底；IGBT单元；以及二极管单元。所述衬底包括第一表面上的第一层、相邻地设置在衬底的第二表面上的第二和第三层、以及夹在第一层与第二和第三层之间的第四层。第一层提供IGBT单元和二极管单元的漂移层。第二层提供IGBT单元的集电极层。第三层提供二极管单元的一个电极连接层。第一层的电阻率ρ1和厚度L1、第四层的电阻率ρ2和厚度L2、以及衬底平面上的第二层的最小宽度的一半W2具有如下关系：(ρ1/ρ2)×(L1.L2/W22)＜1.6。

公开(公告)号：CN101325198B

公开(公告)日：2010-06-30

申请号：CN200810109479.7

申请日：2008-06-12

Applicant: 株式会社电装

Inventor： 户仓规仁 ,  曾根弘树 ,  天野伸治 ,  加藤久登

IPC: H01L27/06

CPC classification number: H01L29/7397

Abstract: 一种半导体器件，包括形成在同一半导体衬底(31)中的间隔沟道IGBT和反并联二极管。IGBT包括基极层(32)和绝缘栅沟槽(GT)，通过该绝缘栅沟槽(GT)将基极层(32)划分成连接于发射电极(E)的体区域(32b)和与发射电极(E)断开的浮置区域(32f)。在IGBT区域的单元区域中形成IGBT，且在二极管区域中形成二极管。IGBT区域的边界区域位于单元区域与二极管区域之间。边界区域中的相邻栅极沟槽(GT)之间的间距(Wx)小于单元区域中的其间设置浮置区域(32f)的相邻栅极沟槽(GT)之间的间距(Wf)。

公开(公告)号：CN100521207C

公开(公告)日：2009-07-29

申请号：CN200710002236.9

申请日：2007-01-10

Applicant: 株式会社电装

Inventor： 都筑幸夫 ,  户仓规仁

IPC: H01L27/06

Abstract: 一种半导体器件包括：具有第一侧和第二侧的衬底(1、1a、2a、2b、3a、4a、5、6、8、10、11、T1、T2)；IGBT(100i、104i、105i)；以及二极管(100d、104d、105d)。衬底(1、1a、2a、2b、3a、4a、5、6、8、10、11、T1、T2)包括：第一层(1)；第一层(1)上的第二层(2a)；第二层(2a)上的第一侧的N区(3a)；第二侧的N区和P区(5、6)，位于第一层(1)的第二侧；第一沟槽(T1)中的第一电极(8)，用作栅极；第二电极(10)，位于第一侧的N区(3a)上并且在第二沟槽(T2)中，用作发射极和阳极；以及第三电极(11)，位于第二侧的N区和P区(5、6)上，用作集电极和阴极。所述第一沟槽(T1)穿过第一侧的N区(3a)和第二层(2a)，并且到达第一层(1)。第二沟槽(T2)穿过第一侧的N区(3a)，并且到达第二层(2a)。

公开(公告)号：CN100490172C

公开(公告)日：2009-05-20

申请号：CN200610077712.9

申请日：2006-04-26

Applicant: 株式会社电装

Inventor： 都筑幸夫 ,  户仓规仁 ,  尾关善彦 ,  山本建策

IPC: H01L29/739 ,  H01L29/78 ,  H01L29/41

Abstract: 一种沟槽栅型半导体装置包括：第一半导体层(1，21)；在第一半导体层(1，21)上的第二半导体层(2)；在第二半导体层(2)上的第三半导体层(3)；在第三半导体层(3)的表面部分的一部分中的第四半导体层(4)；穿过第四半导体层(4)和第三半导体层(3)并到达第二半导体层(2)的沟槽(5)；在沟槽(5)的内壁上的栅极绝缘薄膜(6)；在沟槽(5)中栅极绝缘薄膜(6)上的栅电极(7)；第一电极(8)；以及第二电极(9)。沟槽(5)包括具有弯曲表面的底部(5a)，弯曲表面的曲率半径等于或小于0.5μm。

公开(公告)号：CN101000911A

公开(公告)日：2007-07-18

申请号：CN200710002236.9

申请日：2007-01-10

Applicant: 株式会社电装

Inventor： 都筑幸夫 ,  户仓规仁

IPC: H01L27/06

Abstract: 一种半导体器件包括：具有第一侧和第二侧的衬底(1、1a、2a、2b、3a、4a、5、6、8、10、11、T1、T2)；IGBT(100i、104i、105i)；以及二极管(100d、104d、105d)。衬底(1、1a、2a、2b、3a、4a、5、6、8、10、11、T1、T2)包括：第一层(1)；第一层(1)上的第二层(2a)；第二层(2a)上的第一侧的N区(3a)；第二侧的N区和P区(5、6)，位于第一层(1)的第二侧；第一沟槽(T1)中的第一电极(8)，用作栅极；第二电极(10)，位于第一侧的N区(3a)上并且在第二沟槽(T2)中，用作发射极和阳极；以及第三电极(11)，位于第二侧的N区和P区(5、6)上，用作集电极和阴极。所述第一沟槽(T1)穿过第一侧的N区(3a)和第二层(2a)，并且到达第一层(1)。第二沟槽(T2)穿过第一侧的N区(3a)，并且到达第二层(2a)。