公开(公告)号：CN102034876A

公开(公告)日：2011-04-27

申请号：CN201010503591.6

申请日：2010-09-30

Applicant: 株式会社电装

Inventor： 芦田洋一 ,  户仓规仁 ,  高桥茂树 ,  中山喜明 ,  白木聪 ,  千田厚慈

IPC: H01L29/861 ,  H01L29/06 ,  H01L21/329

CPC classification number: H01L27/1203 ,  H01L21/76264 ,  H01L21/84 ,  H01L29/0634 ,  H01L29/0657 ,  H01L29/0692 ,  H01L29/1608 ,  H01L29/404 ,  H01L29/405 ,  H01L29/407 ,  H01L29/408 ,  H01L29/66128 ,  H01L29/7394 ,  H01L29/7824 ,  H01L29/8611

Abstract: 一种半导体装置，包括：SOI衬底(1)；具有布置在SOI衬底(1)的活性层(3)中的第一和第二杂质层(5，6，71，77，81，88)的半导体元件(5，6，71，77，81，88)，其中第二杂质层(6，71，81)围绕第一杂质层(5，77，88)；和布置在活性层(3)中邻近SOI衬底(1)的嵌入绝缘薄膜(4)的部分中的多个第一和第二导电型区域(10，11)。第一和第二导电型区域(10，11)交替地布置。第一和第二导电型区域(10，11)具有对应于半导体元件(5，6，71，77，81，88)的布局。

公开(公告)号：CN110114887A

公开(公告)日：2019-08-09

申请号：CN201780078606.9

申请日：2017-12-21

Applicant: 株式会社电装

Inventor： 山本刚 ,  合田健太 ,  原田峻丞 ,  中山喜明

IPC: H01L29/78 ,  H01L21/336

Abstract: 一种半导体装置，以达到主单元区域与感测单元区域这双方的方式连续地将沟槽(5)相连，屏蔽电极(7)以及栅极电极层(8)以达到主单元区域与感测单元区域这双方的方式连续地形成。由此，在主单元区域与感测单元区域之间，不需要取得屏蔽电极(7)的接触，相应地，能够使主单元区域与感测单元区域接近。

公开(公告)号：CN102034876B

公开(公告)日：2013-02-13

申请号：CN201010503591.6

申请日：2010-09-30

Applicant: 株式会社电装

Inventor： 芦田洋一 ,  户仓规仁 ,  高桥茂树 ,  中山喜明 ,  白木聪 ,  千田厚慈

IPC: H01L29/861 ,  H01L29/06 ,  H01L21/329

CPC classification number: H01L27/1203 ,  H01L21/76264 ,  H01L21/84 ,  H01L29/0634 ,  H01L29/0657 ,  H01L29/0692 ,  H01L29/1608 ,  H01L29/404 ,  H01L29/405 ,  H01L29/407 ,  H01L29/408 ,  H01L29/66128 ,  H01L29/7394 ,  H01L29/7824 ,  H01L29/8611

Abstract: 一种半导体装置，包括：SOI衬底(1)；具有布置在SOI衬底(1)的活性层(3)中的第一和第二杂质层(5，6，71，77，81，88)的半导体元件(5，6，71，77，81，88)，其中第二杂质层(6，71，81)围绕第一杂质层(5，77，88)；和布置在活性层(3)中邻近SOI衬底(1)的嵌入绝缘薄膜(4)的部分中的多个第一和第二导电型区域(10，11)。第一和第二导电型区域(10，11)交替地布置。第一和第二导电型区域(10，11)具有对应于半导体元件(5，6，71，77，81，88)的布局。