-
公开(公告)号：CN1349246A
公开(公告)日：2002-05-15
申请号：CN01135769.X
申请日：2001-10-17
Applicant: 株式会社日立制作所
IPC: H01L21/027 , H01L21/70 , G03F1/16 , G03F7/00
CPC classification number: G03F7/70616 , G03F1/84 , G03F3/10
Abstract: 在同一洁净室内提供有每个遮光图形都由有机膜制成的光掩模制作区和半导体集成电路器件制造区。光掩模的制作和半导体集成电路器件的制造共用制造和检查设备。
-
公开(公告)号：CN1261461A
公开(公告)日：2000-07-26
申请号：CN98806444.8
申请日：1998-06-18
Applicant: 株式会社日立制作所
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/10852 , H01L27/10817
Abstract: 一种具有在每一个中都形成有构成存储单元的存储单元选择用MISFET(Qs)且由在半导体衬底(1)的主面的X方向上直线延伸的岛状的图形构成的有源区域(L)的DRAM,存储单元选择用MISFET(Qs)具有用恒定的宽度在半导体衬底(1)的主面的Y方向上延伸的栅极电极(7)(字线WL)。相邻的栅极电极(7)(字线WL)之间的间隔比栅极电极(7)的宽度窄。在每一存储单元选择用MISFET(Qs)上边形成的位线(BL)用恒定的宽度在半导体衬底(1)的主面的X方向上延伸。相邻的位线(BL)彼此间的间隔比位线的宽度宽。
-
公开(公告)号：CN1251020C
公开(公告)日：2006-04-12
申请号：CN02149933.0
申请日：1995-06-28
Applicant: 株式会社日立制作所
IPC: G03F1/00 , G03F9/00 , H01L21/027
CPC classification number: G03F1/32 , G03F1/26 , G03F1/36 , G03F7/70283 , G03F7/70433
Abstract: 本发明涉及一种光掩模，该光掩模可防止用投影曝光装置进行掩模图形复制时因所用掩模的析像不良所引起的成品率的降低，或防止产生不需要的投影像，且该光掩模在由半透明膜和相移器构成的半透明区域中设有由透明区域构成的主图形，通过各个区域的光的相位差实质上为180°。在此光掩模的主图形的周围配置透射光的相位差与主图形同相且透明的辅助图形。其中心线与主图形中心的距离D满足D＝bλ/NAm的关系。b的取值范围为1.35＜b≤1.9。
-
公开(公告)号：CN1209682C
公开(公告)日：2005-07-06
申请号：CN00810736.X
申请日：2000-06-30
Applicant: 株式会社日立制作所
IPC: G03F1/08 , H01L21/027
CPC classification number: G03F1/56 , G03F1/44 , G03F1/62 , G03F7/70983
Abstract: 在半导体集成电路器件制备方法中，为了抑制防止外来物质的产生，使用的光掩膜构建方式为，阻挡膜被用作光屏蔽膜来进行检测或暴光处理，当光掩膜1PA1被安装于如检测设备或对准机预定装置上时，其状态为，预定装置的安装部分2与光掩膜1PA1的掩膜衬底1a的主表面区域接触，其中在掩膜衬底1a的主表面上不存在皆由阻挡膜形成的光屏蔽图形1b和掩膜图形1mr。
-
Patent Agency Ranking
公开(公告)号：CN1190848C
公开(公告)日：2005-02-23
申请号：CN98806444.8
申请日：1998-06-18
Applicant: 株式会社日立制作所
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/10852 , H01L27/10817
Abstract: 一种具有在每一个中都形成有构成存储单元的存储单元选择用MISFET(Qs)且由在半导体衬底(1)的主面的X方向上直线延伸的岛状的图形构成的有源区域(L)的DRAM，存储单元选择用MISFET(Qs)具有用恒定的宽度在半导体衬底(1)的主面的Y方向上延伸的栅极电极(7)(字线WL)。相邻的栅极电极(7)(字线WL)之间的间隔比栅极电极(7)的宽度窄。在每一存储单元选择用MISFET(Qs)上边形成的位线(BL)用恒定的宽度在半导体衬底(1)的主面的X方向上延伸。相邻的位线(BL)彼此间的间隔比位线的宽度宽。
-
公开(公告)号：CN1516236A
公开(公告)日：2004-07-28
申请号：CN03105193.6
申请日：2001-08-15
Applicant: 株式会社日立制作所
IPC: H01L21/027 , H01L21/82 , H01L21/50
CPC classification number: G03F7/70425 , G03F1/00 , G03F1/56 , H01L2224/05001 , H01L2224/05008 , H01L2224/05022 , H01L2224/05024 , H01L2224/05569 , H01L2224/05572 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/92125 , H01L2924/15311 , Y10S438/944 , Y10S438/946 , H01L2924/00
Abstract: 一种制造半导体集成电路器件的方法，它包含对写入了图形的光掩模进行照明，并经由曝光光学系统反复执行投影曝光，从而将所述图形印制到半导体衬底上，顺序形成预定的图形的步骤，当每个光掩模所需的曝光处理数目大于预定数目时，使用以金属膜作为不透明元件的光掩模，而当每个光掩模所需的曝光处理数目小于预定数目时，使用以含有机感光树脂膜的有机材料作为不透明元件的光掩模。由此，改善了半导体集成电路器件的产率。
-
公开(公告)号：CN1109924C
公开(公告)日：2003-05-28
申请号：CN95107777.5
申请日：1995-06-28
Applicant: 株式会社日立制作所
IPC: G03F1/08
CPC classification number: G03F1/32 , G03F1/26 , G03F1/36 , G03F7/70283 , G03F7/70433
Abstract: 本发明涉及一种光掩模，该光掩模可防止用投影曝光装置进行掩模图形复制时因所用掩模的析像不良所引起的成品率的降低，或防止产生不需要的投影像，且该光掩模在由半透明膜和相移器构成的半透明区域中设有由透明区域构成的主图形，通过各个区域的光的相位差实质上为180°。在此光掩模的主图形的周围配置透射光的相位差与主图形同相且透明的辅助图形。其中心线与主图形中心的距离D满足D＝bλ/NAm的关系。b的取值范围为1.35＜b≤1.9。
-
公开(公告)号：CN1386300A
公开(公告)日：2002-12-18
申请号：CN01802217.0
申请日：2001-08-15
Applicant: 株式会社日立制作所
IPC: H01L21/027 , G03F7/20 , G03F1/08 , H01L27/10 , H01L21/3205
CPC classification number: G03F7/70425 , G03F1/00 , G03F1/56 , H01L2224/05001 , H01L2224/05008 , H01L2224/05022 , H01L2224/05024 , H01L2224/05569 , H01L2224/05572 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/92125 , H01L2924/15311 , Y10S438/944 , Y10S438/946 , H01L2924/00
Abstract: 改善了半导体集成电路器件的产率。根据光掩模被使用多少次,恰当地使用具有由金属组成的不透明图形的光掩模以及具有由抗蚀剂膜组成的不透明图形的光掩模,从而执行曝光处理。
-
公开(公告)号：CN1350321A
公开(公告)日：2002-05-22
申请号：CN01143332.9
申请日：2001-09-30
Applicant: 株式会社日立制作所
IPC: H01L21/027 , H01L21/30 , H01L21/82 , G03F7/00
CPC classification number: G03F1/56 , G03F7/70433 , G03F7/70616
Abstract: 提供一种半导体集成电路器件的制造方法,其中包括依据半导体集成电路器件的制造步骤,在曝光处理时,适当采用具有由金属制成的光阻挡图形的光掩模以及具有由抗蚀剂膜制成的光阻挡图形的另一光掩模。根据本发明,可以提高半导体集成电路器件的生产率。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.024 seconds)
