公开(公告)号：CN100451841C

公开(公告)日：2009-01-14

申请号：CN200610096000.1

申请日：2001-08-15

Applicant: 株式会社日立制作所

Inventor： 寺泽恒男 ,  田中稔彦 ,  宫崎浩 ,  长谷川升雄 ,  森和孝

IPC: G03F7/20 ,  G03F7/004 ,  H01L21/00

CPC classification number: G03F7/70425 ,  G03F1/00 ,  G03F1/56 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/92125 ,  H01L2924/15311 ,  Y10S438/944 ,  Y10S438/946 ,  H01L2924/00

Abstract: 本发明提供一种半导体集成电路器件的制造方法，该制造方法到半导体衬底上的晶体管结构的制造为止是公共的，在布线加工中分成多个种类来制造多种产品，其特征在于，包括下列步骤：为了对上述多种产品形成公共结构的图形，使用将金属膜作为曝光不透明膜的第一光掩膜，在形成于上述半导体衬底上的第一感光膜上进行曝光的步骤；为了在上述多种产品上形成按每个种类而不同的图形，使用将有机感光树脂膜作为曝光不透明膜的孔或布线图形用的第二光掩膜，在形成在上述半导体衬底上的第二感光膜上进行曝光的步骤。由此，改善了半导体集成电路器件的生产率。

公开(公告)号：CN1295749C

公开(公告)日：2007-01-17

申请号：CN03105193.6

申请日：2001-08-15

Applicant: 株式会社日立制作所

Inventor： 寺泽恒男 ,  田中稔彦 ,  宫崎浩 ,  长谷川升雄 ,  森和孝

IPC: H01L21/027 ,  H01L21/82 ,  H01L21/50

CPC classification number: G03F7/70425 ,  G03F1/00 ,  G03F1/56 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/92125 ,  H01L2924/15311 ,  Y10S438/944 ,  Y10S438/946 ,  H01L2924/00

Abstract: 一种制造半导体集成电路器件的方法，它包含对写入了图形的光掩模进行照明，并经由曝光光学系统反复执行投影曝光，从而将所述图形印制到半导体衬底上，顺序形成预定的图形的步骤，当每个光掩模所需的曝光处理数目大于预定数目时，使用以金属膜作为不透明元件的光掩模，而当每个光掩模所需的曝光处理数目小于预定数目时，使用以含有机感光树脂膜的有机材料作为不透明元件的光掩模。由此，改善了半导体集成电路器件的产率。

公开(公告)号：CN1440517A

公开(公告)日：2003-09-03

申请号：CN01812451.8

申请日：2001-06-28

Applicant: 株式会社日立制作所

Inventor： 长谷川升雄 ,  冈田让二 ,  田中稔彦 ,  森和孝 ,  宫崎浩

IPC: G03F1/08 ,  H01L21/027

CPC classification number: G03F1/56 ,  G03F1/70 ,  G03F7/0035 ,  G03F7/70433 ,  G03F7/707 ,  H01L21/0274 ,  Y10S438/942 ,  Y10S438/945 ,  Y10S438/948 ,  Y10S438/95

Abstract: 为了缩短半导体集成电路器件的开发和制造周期，在用曝光工艺将集成电路图形转移到晶片上时，采用了一种光掩模PM1，除了由金属组成的遮光图形之外，它还部分地配备有由抗蚀剂膜组成的遮光图形3a。

公开(公告)号：CN1355549A

公开(公告)日：2002-06-26

申请号：CN00134495.1

申请日：2000-11-29

Applicant: 株式会社日立制作所

Inventor： 田中稔彦

IPC: H01J31/20

Abstract: 一种彩色显像管具有其外表面大致为平面的玻屏和具有曲率的荫罩,其中为了增大荫罩的曲率,设置两个电磁四重透镜,后者改变确定荫罩曲率的有效尺寸s。这两个电磁四重透镜都安排在比偏转线圈的水平偏转线圈更靠近电子枪阴极的一侧。

公开(公告)号：CN1211834C

公开(公告)日：2005-07-20

申请号：CN01135769.X

申请日：2001-10-17

Applicant: 株式会社日立制作所

Inventor： 长谷川升雄 ,  田中稔彦 ,  寺泽恒男 ,  杉本有俊

IPC: H01L21/027 ,  H01L21/70 ,  G03F1/16 ,  G03F7/00

CPC classification number: G03F7/70616 ,  G03F1/84 ,  G03F3/10

Abstract: 在同一洁净室内提供有每个遮光图形都由有机膜制成的光掩模制作区和半导体集成电路器件制造区。光掩模的制作和半导体集成电路器件的制造共用制造和检查设备。

公开(公告)号：CN1193405C

公开(公告)日：2005-03-16

申请号：CN01144074.0

申请日：2001-12-28

Applicant: 株式会社日立制作所

Inventor： 服部孝司 ,  后藤泰子 ,  佐藤秀寿 ,  田中稔彦 ,  白石洋

IPC: H01L21/027 ,  H01L21/30 ,  G03F1/00

CPC classification number: G03F1/32 ,  G03F1/26 ,  G03F1/30 ,  G03F1/56

Abstract: 短时间开发少量多品种的半导体装置，而且以低成本制造实现最佳光掩模。例如在光刻胶膜等这样的有机膜中含有碳等这种微粒子状物质，构成光掩模M的遮光体图形(2)。通过利用该光掩模M的缩小投影处理，把图形复制到半导体晶片(5)上的光刻胶(6)中。该曝光处理时，作为曝光光(3)例如在i线、KrF准分子激光和ArF准分子激光等宽广波长范围，可以选择曝光光。

公开(公告)号：CN1364246A

公开(公告)日：2002-08-14

申请号：CN00810736.X

申请日：2000-06-30

Applicant: 株式会社日立制作所

Inventor： 长谷川升雄 ,  寺泽恒男 ,  田中稔彦

IPC: G03F1/08 ,  H01L21/027

CPC classification number: G03F1/56 ,  G03F1/44 ,  G03F1/62 ,  G03F7/70983

Abstract: 在半导体集成电路器件制备方法中,为了抑制防止外来物质的产生,使用的光掩膜构建方式为,阻挡膜被用作光屏蔽膜来进行检测或暴光处理,当光掩膜1PA1被安装于如检测设备或对准机预定装置上时,其状态为,预定装置的安装部分2与光掩膜1PA1的掩膜衬底1a的主表面区域接触,其中在掩膜衬底1a的主表面上不存在皆由阻挡膜形成的光屏蔽图形1b和掩膜图形1mr。

公开(公告)号：CN1349246A

公开(公告)日：2002-05-15

申请号：CN01135769.X

申请日：2001-10-17

Applicant: 株式会社日立制作所

Inventor： 长谷川升雄 ,  田中稔彦 ,  寺泽恒男 ,  杉本有俊

IPC: H01L21/027 ,  H01L21/70 ,  G03F1/16 ,  G03F7/00

CPC classification number: G03F7/70616 ,  G03F1/84 ,  G03F3/10

Abstract: 在同一洁净室内提供有每个遮光图形都由有机膜制成的光掩模制作区和半导体集成电路器件制造区。光掩模的制作和半导体集成电路器件的制造共用制造和检查设备。

公开(公告)号：CN1320601C

公开(公告)日：2007-06-06

申请号：CN02160835.0

申请日：2002-12-27

Applicant: 株式会社日立制作所

Inventor： 田中稔彦 ,  服部孝司

IPC: H01L21/027 ,  G03F7/00

CPC classification number: G03F1/32 ,  G03F1/56

Abstract: 本发明的电子装置制造方法能缩短半色调相移掩模的别造TAT、降低成本、加速电子装置的开发、缩短品种开拓TAT和可以降低电子装置的制造费用。此方法是在半色调相移掩模中以有机膜形成遮光用辅助图案。

公开(公告)号：CN1209682C

公开(公告)日：2005-07-06

申请号：CN00810736.X

申请日：2000-06-30

Applicant: 株式会社日立制作所

Inventor： 长谷川升雄 ,  寺泽恒男 ,  田中稔彦

IPC: G03F1/08 ,  H01L21/027

CPC classification number: G03F1/56 ,  G03F1/44 ,  G03F1/62 ,  G03F7/70983

Abstract: 在半导体集成电路器件制备方法中，为了抑制防止外来物质的产生，使用的光掩膜构建方式为，阻挡膜被用作光屏蔽膜来进行检测或暴光处理，当光掩膜1PA1被安装于如检测设备或对准机预定装置上时，其状态为，预定装置的安装部分2与光掩膜1PA1的掩膜衬底1a的主表面区域接触，其中在掩膜衬底1a的主表面上不存在皆由阻挡膜形成的光屏蔽图形1b和掩膜图形1mr。