-
公开(公告)号：CN116632056A
公开(公告)日：2023-08-22
申请号：CN202210884681.7
申请日：2022-07-26
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/739 , H01L29/06 , H01L29/41
Abstract: 一种半导体装置，包含第1～第4电极、半导体部件及绝缘部件。半导体部件包含第1导电型的第1半导体区域、第1导电型的第2半导体区域、第2导电型的第3半导体区域、第2导电型的第4半导体区域、第1导电型的第5半导体区域以及第2导电型的第6半导体区域。第3半导体区域包含第1部分区域和第2部分区域。第2部分区域在第1方向上处于第1半导体区域与第2半导体区域之间。第1部分区域在第1方向上处于第1半导体区域与第3电极之间。在与第1方向交叉的第2方向上，第3电极与第2半导体区域、第4半导体区域以及第5半导体区域重叠。第4电极在第1方向上处于第1部分区域与第3电极之间。从第4电极向第2部分区域的方向沿着第2方向。
-
公开(公告)号：CN114628518A
公开(公告)日：2022-06-14
申请号：CN202110947803.8
申请日：2021-08-18
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 提供能够提高特性的半导体装置。根据实施方式，半导体装置包括第1电极、第2电极、第3电极、第1导电部件及第1绝缘部件。半导体部件的第4半导体区域中的缺陷密度比半导体部件的第1半导体区域的第1位置中的第1缺陷密度高。
-
公开(公告)号：CN113809178A
公开(公告)日：2021-12-17
申请号：CN202110197605.4
申请日：2021-02-22
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 提供一种半导体装置，能够提高特性。根据实施方式，半导体装置包括半导体部件、第1、第2电极、栅电极、栅极端子、第1导电部件、第1端子和第1绝缘部件。半导体部件包括第1导电类型的第1半导体区域、第1导电类型的第2半导体区域和第2导电类型的第3半导体区域。栅极端子与栅电极电连接。第1导电部件与第1电极、第2电极以及栅电极电绝缘。第1端子与第1导电部件电连接。第1绝缘部件包括第3半导体区域与栅电极之间的第1绝缘区域以及栅电极与第1导电部件之间的第2绝缘区域。在与输入到栅极端子的第1信号不同的定时进行切换的第2信号能够被输入到第1端子。
-
公开(公告)号：CN113224161A
公开(公告)日：2021-08-06
申请号：CN202010952414.X
申请日：2020-09-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/861 , H01L21/336 , H01L21/329
Abstract: 本发明提供一种半导体装置，能够提高特性。根据实施方式，半导体装置包括第1～第3电极、第1～第3半导体区域、第1部件以及第1绝缘部件。从第1部分区域向第1部件的方向沿着第1方向。从第3部分区域向第1部件的方向沿着第2方向。所述第1部件与第1部分区域电连接。第1部件与第2电极电连接或者能够与所述第2电极电连接。第1部件的电阻率高于所述第1部分区域的电阻率且低于第1绝缘部件的电阻率。
-
公开(公告)号：CN119677141A
公开(公告)日：2025-03-21
申请号：CN202410217287.7
申请日：2024-02-28
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 提供能够降低导通电阻的半导体装置。根据实施方式，半导体装置包括第1～3导电部、第1绝缘部以及半导体部。第2导电部在第1方向上与第1导电部分离。第3导电部在与第1方向交叉的第2方向上与第2导电部的一部分排列。第1绝缘部包括设置于第2导电部的一部分与第3导电部之间的第1绝缘区域。半导体部包括第1、2半导体区域，是第1导电类型。第1半导体区域设置于第1导电部与第2导电部之间。第2半导体区域设置于第2导电部的一部分与第1绝缘区域之间且与第2导电部肖特基接合。在第2导电部和第2半导体区域的界面，第1杂质偏析。在第1导电类型为n型的情况下，第1杂质包含从由砷、磷、锑以及镁构成的群选择的至少1种。
-
Patent Agency Ranking
公开(公告)号：CN113345961B
公开(公告)日：2024-12-10
申请号：CN202010950518.7
申请日：2020-09-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/47 , H01L29/423
Abstract: 本发明提供能够提高特性的半导体装置。根据实施方式，半导体装置包括第1导电部、第2导电部、第1半导体区域、第3导电部以及第1绝缘部。从第1导电部向第2导电部的方向沿着第1方向。第1半导体区域为第1导电类型。第1半导体区域包括第1部分区域、第2部分区域以及第3部分区域。从第1部分区域向第2部分区域的第2方向与第1方向交叉。第3部分区域在第1方向上处于第1部分区域与第2导电部之间。第3部分区域包括与第2导电部对置的对置面。第3部分区域与第2导电部肖特基接触。从对置面向第3导电部的方向沿着第2方向。第1绝缘部包括第1绝缘区域。第1绝缘区域中的至少一部分处于对置面与第3导电部之间。
-
公开(公告)号：CN117591848A
公开(公告)日：2024-02-23
申请号：CN202310172613.2
申请日：2023-02-27
Applicant: 株式会社东芝
IPC: G06F18/211 , G06F18/27 , G06N5/01 , G06N20/10
Abstract: 本实施方式涉及的信息处理装置具备：回归模型生成部，组合多个变量，生成多个含有两个以上所述变量的组在内的项，并利用所述多个项生成回归模型，所述回归模型对特性变量或者表示含有所述特性变量的目标函数的输出的目标变量进行回归；子群生成部，根据所述回归模型中包含的所述多个项的系数，生成至少一个在至少一个所述项中包含的所述变量的组即子群；以及子空间搜索处理部，根据所述目标函数的优化标准，对每个被所述子群覆盖的子空间进行搜索，生成含有所述多个变量的值的第一设计值数据。
-
公开(公告)号：CN115440819A
公开(公告)日：2022-12-06
申请号：CN202210069128.8
申请日：2022-01-21
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 提供能够提高特性的半导体装置及其制造方法。根据实施方式，半导体装置包括第1～第3电极、第1导电构件半导体构件以及第1绝缘构件。第1绝缘构件包括第1～第3位置。第1绝缘构件在第3位置处包含第1元素，该第1元素包括从包括氮、铝、铪以及锆的群选择的至少一个元素。第1绝缘构件在第1位置以及第2位置处不包含第1元素。或者，第1位置处的第1元素的浓度以及第2位置处的第1元素的浓度分别比第3位置处的第1元素的浓度低。
-
公开(公告)号：CN114864669A
公开(公告)日：2022-08-05
申请号：CN202110946304.7
申请日：2021-08-18
Applicant: 株式会社东芝
Abstract: 提供一种半导体装置，能够提高特性。根据实施方式，半导体装置包括第1～第3电极、第1、第2导电部件、半导体部件以及第1绝缘部件。所述第1导电部件与所述第2电极电连接。或者，所述第1导电部件能够与所述第2电极电连接。所述第2导电部件从所述第2电极以及所述第3电极电绝缘。
-
公开(公告)号：CN112655096A
公开(公告)日：2021-04-13
申请号：CN201980057211.X
申请日：2019-10-18
Applicant: 富士电机株式会社 , 国立研究开发法人产业技术总合研究所 , 株式会社东芝
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12
Abstract: 一种超结碳化硅半导体装置具备：第一导电型的碳化硅半导体基板(1)、第一导电型的第一半导体层(2)、重复交替地配置有外延生长的第一导电型的第一柱区(31)和离子注入的第二导电型的第二柱区(30)的并列pn区(33)、第二导电型的第二半导体层(16)、第一导电型的第一半导体区(17)、沟槽(23)、隔着栅绝缘膜(19)而设置在沟槽(23)的内部的栅电极(20)、以及第一电极(22)。第一柱区的杂质浓度为1.1×1016/cm3以上且5.0×1016/cm3以下。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.035 seconds)
