-
公开(公告)号：CN110069857B
公开(公告)日：2023-04-18
申请号：CN201910325845.0
申请日：2019-04-23
Applicant: 杭州电子科技大学
IPC: G06F30/367
Abstract: 本发明公开了一种基于负阻控制的忆阻器，包括第一负阻单元U1、第二负阻单元U2和推挽式结构U3。推挽式结构U3一端连接输入正弦电压，另外两端分别接第一负阻单元U1和第二负阻单元U2。第一负阻单元U1、第二负阻单元U2的另一端均接地。本发明提供一种可硬件实现、结构简单的基于负阻控制的忆阻器来模拟TiO2忆阻器的I‑V特性，替代实际TiO2忆阻器进行研究与应用，为忆阻器的模型设计和硬件电路应用提供一些新思路。
-
公开(公告)号：CN113054986B
公开(公告)日：2022-08-16
申请号：CN202110263913.2
申请日：2021-03-11
Applicant: 杭州电子科技大学
IPC: H03K19/00
Abstract: 本发明公开了一种三端可控型忆阻器模拟电路，包括正向滞回控制模块U1，反向滞回控制模块U2，非易失控制模块U3，电压比例控制模块U4，电流转换模块U5。正向滞回控制模块，反向滞回控制模块相连，用于产生双向滞回特性曲线。非易失控制模块与电压比例控制模块相连，实现非易失特性及阻值转换特性。电压比例控制模块输出端与电流转换模块相连，用于产生与忆阻器电流成正比的电压。电流转换模块分别与电压比例控制电路和正向滞回控制模块，反向滞回控制模块相连，用于将电压比例控制模块输出的电压转变为电流以此保证忆阻器模拟电路输入、输出端口具有相同大小的电流。
-
公开(公告)号：CN113223965A
公开(公告)日：2021-08-06
申请号：CN202110417676.0
申请日：2021-04-19
Applicant: 杭州电子科技大学
IPC: H01L21/336 , H01L29/78 , H01L29/08
Abstract: 本发明公开了一种补偿负电容晶体管在高漏极电压下靠近漏极侧内栅电势损失的方法，本发明在现有的N型负电容晶体管制作过程中，增加一道P型离子的沟道注入步骤。具体实施方法为：在完成N型负电容晶体管的金属栅极TiN材料积淀工艺之后，在靠近漏端(drain)的沟道区域局部额外注入一定浓度的P型离子，目的是提高漏极与沟道交界处局部区域的P型离子的掺杂浓度，并且保持之后的现有工艺技术和步骤都不变。其特点是这种方法与现有nNCFET工艺具有很好的兼容性，制造过程没有明显的增加工艺难度与复杂度。本发明通过可以缓解负电容晶体管输出电流随着漏极电压升高而下降导致的负微分电阻现象，保持了nNCFET优良的性能。
-
公开(公告)号：CN108052727B
公开(公告)日：2021-05-14
申请号：CN201711298716.4
申请日：2017-12-08
Applicant: 杭州电子科技大学
IPC: G06F30/367
Abstract: 本发明涉及金属栅电容统计分布的估计方法。一种金属栅功函数变化导致栅电容统计分布的估计方法，包括如下步骤：通过HSPICE软件，设定相关的变异参数，确定绝对标准偏差的大小，并进行10000次的蒙特卡罗仿真。提取MOSFET器件的栅电容参数C。将数据读取到MATLAB中并应用其统计工具箱，进行概率密度函数和累积概率函数拟合并表征；用假设检验判断统计的正确性。本发明利用密度函数、累计概率函数拟合并表征，使用假设检验判断，能在CMOS器件和电路设计早期，快速精确地预测由于MG‑WFV效应导致实际纳米器件和电路的制造性能变化的统计分布，以减少实际制造集成电路芯片性能的盲目性。
-
公开(公告)号：CN112787657A
公开(公告)日：2021-05-11
申请号：CN202110029649.6
申请日：2021-01-11
Applicant: 杭州电子科技大学
IPC: H03K19/177
Abstract: 本发明公开了一种可编程忆阻器逻辑电路，包括第一阈值型忆阻器Ma、第二阈值型忆阻器Mb、第三阈值型忆阻器Mc、第四阈值型忆阻器Md、第一NMOS晶体管M1、第二NMOS晶体管M2、第三NMOS晶体管M3、第四NMOS晶体管M4、第五NMOS晶体管M5、第六NMOS晶体管M6、第一电阻R1和第二电阻R2、第一使能端S1、第二使能端S2和第三使能端S3。该电路通过调节使能端来实现在同一电路中完成“与”、“或”、“非”逻辑运算的功能，电路结构简单，功能调节灵活，对基于忆阻器的数字逻辑电路的研究具有重大意义。
-
Patent Agency Ranking
公开(公告)号：CN108183136B
公开(公告)日：2021-01-26
申请号：CN201711478511.4
申请日：2017-12-29
Applicant: 杭州电子科技大学
IPC: H01L29/88
Abstract: 本发明涉及一种新型电压域振荡二极管。本发明包括初始上表面为镓面GaN基底、n+‑qInGaN集电区层、i‑InGaN第一隔离层、i‑InGaN第一势垒层、i‑InGaN量子阱层、i‑GaN第二势垒层、i‑InGaN第二隔离层、n+‑InGaN发射区层、AlN钝化层、集电区金属电极引脚和发射区金属电极引脚。本发明采用GaN基双势垒单量子阱超晶格结构的势垒层极化电场削弱外加电场作用，有效抑制低偏置电压区域带内共振隧穿；利用紧邻集电极势垒的集电区耗尽层作为集电极势垒的辅助势垒，伏安特性在较高偏压区表现为多协调制电流振荡各能级对应电子波函数的共振隧穿与叠加，形成很多个微分负阻区与正电阻区相间排列。
-
公开(公告)号：CN110197688B
公开(公告)日：2020-10-16
申请号：CN201910325862.4
申请日：2019-04-23
Applicant: 杭州电子科技大学
IPC: G11C13/00
Abstract: 本发明公开了一种忆阻器电路，包括输入模块，单片机模块U1，开关模块U2，电阻网络，滞回控制模块U3。其中，输入模块与单片机模块U1相连，用于配置忆阻器的阈值电压及电阻值；单片机模块U1与开关模块U2相连接，用于控制开关模块U2以实现对忆阻器的阈值电压及电阻值控制；开关模块U2分别与输入端Vin、单片机模块U1和电阻网络相连接，用于根据单片机模块U1的控制指令实现对电阻网络不同通道的选择；电阻网络的一端与开关模块U2相连接，另一端与滞回控制模块U3相连接，用于输出相应阻值的电阻；滞回控制模块U3与电阻网络、地连接，用于模拟忆阻器双向滞回特性曲线的产生。
-
公开(公告)号：CN108649947A
公开(公告)日：2018-10-12
申请号：CN201810240034.6
申请日：2018-03-22
Applicant: 杭州电子科技大学
IPC: H03K19/20
Abstract: 本发明涉及一种纯量子逻辑电路。本发明包括纯量子逻辑非门计算电路、高压域输出纯量子逻辑计算非门电路、全压域输出纯量子逻辑计算非门电路，三组电路均在欧几里德空间中构建，均包括负载管、驱动管和电源。采用高质量本征GaN基底上外延生长InGaN/GaN/InGaN/AlGaN/InGaN双势垒单量子阱异质结结构的Franz-Keldysh振荡二极管为负载管；本发明可以与传统逻辑算法相结合，实现物联网+云计算平台大数据的超高速搜索，即将这种纯量子逻辑算法作为顶层搜索算法，极速确定云端大数据库中预搜索数据集合，从而剔除冗余搜索；将传统逻辑算法作为底层算法用于在预搜索数据集合中搜索确定元素。
-
公开(公告)号：CN107292026A
公开(公告)日：2017-10-24
申请号：CN201710473732.6
申请日：2017-06-21
Applicant: 杭州电子科技大学
IPC: G06F17/50
CPC classification number: G06F17/5045
Abstract: 本发明公开了一种工艺参数波动引起MOSFET性能变化的估计方法，该方法包括5个具体相互联系又逐步深入的步骤：先利用HSPICE的蒙特卡罗仿真，提取器件性能参数的样本数据，利用HSPICE Toolbox直接导入样本数据至MATLAB中，利用统计工具箱拟合统计分布，最后通过卡方检验等验证统计分布的正确性。本发明提供了一种在CMOS器件设计早期快速精确地估计实际器件和电路的制造性能变化标准差和统计分布的方法。
-
公开(公告)号：CN113590082B
公开(公告)日：2024-05-03
申请号：CN202110721815.9
申请日：2021-06-28
Applicant: 杭州电子科技大学
IPC: G06F7/501 , H03K19/0944
Abstract: 本发明公开了一种基于文字运算的三值忆阻全加器电路，包括加数A输入模块、加数B输入模块、进位Cin输入模块、文字运算模块、SUM输出模块和进位Cout输出模块；其中，所述加数A输入模块与进位Cin输入模块相连，用于产生文字运算模块的输入X；所述SUM输出模块与加数B输入模块、文字运算模块相连，用于实现和的输出；所述进位Cout输出模块与文字运算模块、SUM输出模块相连，用于实现进位Cout的输出。
-
-
-
-
-
-
-
-
-
Search Results
47
records
(took 0.025 seconds)
