-
公开(公告)号:CN101238560B
公开(公告)日:2011-08-31
申请号:CN200680029172.5
申请日:2006-06-12
Applicant: 日本电气株式会社
IPC: H01L21/338 , H01L29/812
CPC classification number: H01L29/404 , H01L29/7783 , H01L29/7787 , H01L29/802 , H01L29/812
Abstract: 本发明提供了一种在高压操作以及高频特性上显示出良好性能的场效应晶体管。在本发明中,场效应晶体管包括设置在由GaAs或InP制成的半导体衬底(110)上的由化合物半导体(111)制成的层结构,作为工作层,并采用第一场极板电极(116)和第二场极板电极(118);第二场极板电极(118)包括屏蔽部分(119),其位于第一场极板电极(116)和漏电极(114)之间的区域中,并用于将第一场极板电极(116)与漏电极(114)屏蔽开。具体地,在栅长方向上的截面图中,当将第二场极板电极(118)与由第一场极板电极(116)和栅电极(113)组成的结构的上部交叠的交叠区域的在栅长方向上的长度指定为Lol,和将栅长指定为Lg时,满足0≤Lol/Lg≤1的关系。
-
公开(公告)号:CN101390201B
公开(公告)日:2010-12-08
申请号:CN200680053382.8
申请日:2006-10-25
Applicant: 日本电气株式会社
IPC: H01L21/338 , H01L29/778 , H01L29/812
CPC classification number: H01L29/7783 , H01L29/0607 , H01L29/155 , H01L29/2003 , H01L29/205 , H01L29/42316 , H01L29/7787
Abstract: 本发明提供一种第III族氮化物型场效应晶体管,该场效应晶体管通过在缓冲层中传导残余载流子而降低漏电流分量,并且实现了击穿电压的提高,且提高了沟道的载流子限制效应(载流子限制)以改善夹断特性(以抑制短沟道效应)。例如,在将本发明应用于GaN型场效应晶体管时,除了沟道层的GaN外,还将铝组分向顶部逐渐或阶梯式降低的组分-调制的(组分-梯度)AlGaN层用作缓冲层(异质缓冲)。对于将要制备的FET的栅极长度Lg,选择电子供应层和沟道层的层厚度之和a,以满足Lg/a≥5,并且在这样的情况下,在不超过在沟道层中室温下积累的二维电子气的德布罗意波长的5倍(约500)的范围内选择沟道层的层厚度。
-
公开(公告)号:CN100573919C
公开(公告)日:2009-12-23
申请号:CN200380110067.0
申请日:2003-12-15
Applicant: 日本电气株式会社
IPC: H01L29/812 , H01L21/338
CPC classification number: H01L29/402 , H01L29/2003 , H01L29/7787
Abstract: 一种电场控制电极(5),其形成在栅极(2)和漏极(3)之间。包括SiN薄膜(21)和SiO2薄膜(22)的多层薄膜形成在电场控制电极(5)下方。SiN薄膜(21)形成,使得AlGaN电子供应层(13)的表面被SiN薄膜(21)覆盖。
-
公开(公告)号:CN101416289A
公开(公告)日:2009-04-22
申请号:CN200780011908.0
申请日:2007-03-23
Applicant: 日本电气株式会社
IPC: H01L21/338 , H01L21/28 , H01L29/417 , H01L29/778 , H01L29/812
CPC classification number: H01L29/7787 , H01L29/2003 , H01L29/42316 , H01L29/66462 , H01L29/8128
Abstract: 一种场效应晶体管(100)包括包含异质结的III-V族氮化物半导体层结构;彼此分离地形成在所述III-V族氮化物半导体层结构上的源电极(105)和漏电极(106);栅电极(110),其布置在所述源电极(105)和所述漏电极(106)之间;以及绝缘层(107),其在所述栅电极(110)和所述漏电极(106)之间的区域内和在所述源电极(105)和所述栅电极(110)之间的区域内,通过与所述III-V族氮化物半导体层结构接触来布置。栅电极(110)的一部分掩埋在所述III-V族氮化物半导体层结构内,并且在所述III-V族氮化物半导体层与所述绝缘层(107)之间的界面的栅电极侧端与所述栅电极(110)隔离。
-
公开(公告)号:CN1306311A
公开(公告)日:2001-08-01
申请号:CN00136104.X
申请日:2000-12-20
Applicant: 日本电气株式会社
IPC: H01L29/778
CPC classification number: H01L29/7782
Abstract: 提供一种场效应晶体管,其具有可维持大的最大漏电流或低导通电阻,降低栅极正向偏置时的栅极漏电流,提高栅极正向上升电压的外延结构。通过在不掺杂In0.2Ga0.8As沟道层105和掺杂Si的Al0.2Ga0.8As上部电子供给层107之间配置膜厚3~10nm的不掺杂Al0.5Ga0.5As阻挡层106,在沟道正上方形成势垒。在正向栅极偏置时,与栅极接触下形成的势垒的高度变低,但沟道正上方形成的势垒的高度大致不变,起到对沟道内的电子有效阻挡的作用。
-
公开(公告)号:CN101971308B
公开(公告)日:2012-12-12
申请号:CN200980108747.6
申请日:2009-03-12
Applicant: 日本电气株式会社
IPC: H01L21/338 , H01L29/778 , H01L29/78 , H01L29/812
CPC classification number: H01L29/7783 , H01L29/2003 , H01L29/4236 , H01L29/518 , H01L29/7785
Abstract: 本发明提供了一种半导体器件,其在降低了栅泄漏电流的同时,具有高电子迁移率和具有阈值电压的优良均匀性和再现性,并且还能够应用到增强模式型。该半导体器件顺序层压由晶格驰豫的AlxGa1-xN(0≤x≤1)构成的下部势垒层、由具有压应变的InyGa1-yN(0≤y≤1)构成的沟道层和由AlzGa1-zN(0≤z≤1)构成的接触层,并且在所述InyGa1-yN沟道层与所述AlzGa1-zN接触层的界面附近,产生二维电子气。AlzGa1-zN接触层的一部分形成为栅电极嵌入在凹陷部中,并且插有绝缘膜,其中通过蚀刻所述AlzGa1-zN接触层而去除所述AlzGa1-zN接触层中的一部分直到暴露所述InyGa1-yN沟道层,来形成所述凹陷部,以及在AlzGa1-zN接触层上形成欧姆电极。因此,获得了一种能够以增强模式进行操作的半导体器件,该半导体器件具有阈值电压的优良均匀性和再现性,同时保持低栅泄漏电流和高电子迁移率。
-
公开(公告)号:CN101385132B
公开(公告)日:2010-10-20
申请号:CN200780005112.4
申请日:2007-01-29
Applicant: 日本电气株式会社
IPC: H01L21/338 , H01L29/06 , H01L29/778 , H01L29/80 , H01L29/812
CPC classification number: H01L29/7787 , H01L29/2003 , H01L29/201
Abstract: 电子供给层(13)与沟道层(12)形成异质结且包含InzAlxGa1-z-xN,其中0≤z<1,0<x<1和0<x+z<1。在电子供给层(13)上,与电子供给层(13)接触形成栅电极(17)。在电子供给层(13)和沟道层(12)之间的界面处的Al组分比x1,以及电子供给层(13)和栅电极(17)之间的界面处的Al组分比xa满足以下条件:x1/2≤xa<x1和x1≤0.3。
-
公开(公告)号:CN101416290B
公开(公告)日:2010-06-23
申请号:CN200780012035.5
申请日:2007-03-29
Applicant: 日本电气株式会社
IPC: H01L21/338 , H01L29/778 , H01L21/28 , H01L29/812 , H01L29/417
CPC classification number: H01L29/7787 , H01L29/2003
Abstract: 公开了一种HJFET?110,其包括:由InyGa1-yN(0≤y≤1)构成的沟道层12;由AlxGa1-xN(0≤x≤1)构成的载流子供应层13,所述载流子供应层13提供在所述沟道层12上方并且包括至少一个p型层;以及源电极15S、漏电极15D和栅电极17,它们设置成通过所述p型层面向所述沟道层12,并提供在所述载流子供应层13上方。满足下面的关系表达式:5.6×1011x<NS×η×t[cm-2]<5.6×1013x,其中x表示所述载流子供应层的Al组分比例,t表示所述p型层的厚度,NA表示杂质浓度,以及η表示活化比率。
-
公开(公告)号:CN100508212C
公开(公告)日:2009-07-01
申请号:CN200580025979.7
申请日:2005-06-24
Applicant: 日本电气株式会社
CPC classification number: H01L29/7787 , H01L29/2003 , H01L29/4236 , H01L29/42376 , H01L29/78
Abstract: 本发明提供一种半导体器件,其能够抑制电流崩塌且还能够防止电介质击穿电压和增益降低,从而可以进行高电压操作并实现理想的高输出。在基板(101)上,形成有:由第一GaN基半导体制成的缓冲层(102)、由第二GaN基半导体制成的载流子迁移层(103)和由第三GaN基半导体制成的载流子提供层(104)。通过去除部分第一绝缘膜(107)和部分载流子提供层(104),制成凹陷结构(108)。接下来,淀积栅绝缘膜(109),并且随后形成栅电极(110),从而填充凹陷部分(108)并覆盖在残留有第一绝缘膜(107)的区域上,由此它在漏电极侧上的部分长于它在源电极侧上的部分。使用这样的凹陷结构提供了能够进行高电压操作的高输出半导体器件。
-
公开(公告)号:CN101416290A
公开(公告)日:2009-04-22
申请号:CN200780012035.5
申请日:2007-03-29
Applicant: 日本电气株式会社
IPC: H01L21/338 , H01L29/778 , H01L21/28 , H01L29/812 , H01L29/417
CPC classification number: H01L29/7787 , H01L29/2003
Abstract: 公开了一种HJFET 110,其包括:由InyGa1-yN(0≤y≤1)构成的沟道层12;由AlxGa1-xN(0≤x≤1)构成的载流子供应层13,所述载流子供应层13提供在所述沟道层12上方并且包括至少一个p型层;以及源电极15S、漏电极15D和栅电极17,它们设置成通过所述p型层面向所述沟道层12,并提供在所述载流子供应层13上方。满足下面的关系表达式:5.6×1011x<NA×η×t[cm-2]<5.6×1013x,其中x表示所述载流子供应层的Al组分比例,t表示所述p型层的厚度,NA表示杂质浓度,以及η表示活化比率。
-
-
-
-
-
-
-
-
-