公开(公告)号：CN110727611B

公开(公告)日：2022-01-07

申请号：CN201910848710.2

申请日：2019-09-09

Applicant: 无锡江南计算技术研究所

Inventor： 李峰 ,  朱巍 ,  吴珊 ,  宁永波 ,  菅陆田 ,  谢军 ,  刘佳季

IPC: G06F12/0831 ,  G06F11/22

Abstract: 本发明涉及芯片验证技术领域，具体涉及一种带状态监测的可配置一致性验证方法。本发明通过以下技术方案得以实现的：一种带状态监测的可配置一致性验证系统，包含片上网络以及片上网络连接的核组，每个所述核组包含核心、存储控制器和访存一致性处理部件；所述核心用于生成与发送激励；所述访存一致性处理部件接收来自所述核心发送来的激励并从所述存储控制器中取得结果返还至所述核心；所述核心还用于对所述结果进行验证；还包含动态监测模块。本发明的目的是提供一种带状态监测的可配置一致性验证方法，不仅能快速灵活的构建Cache一致性验证环境，且能动态实时的监测各个模块的状态。

公开(公告)号：CN110795897A

公开(公告)日：2020-02-14

申请号：CN201910841142.3

申请日：2019-09-06

Applicant: 无锡江南计算技术研究所

Inventor： 谢军 ,  刘佳季 ,  李峰 ,  朱巍 ,  宁永波 ,  菅陆田 ,  吴珊

IPC: G06F30/30 ,  G11C29/12

Abstract: 本发明涉及芯片验证技术领域，具体涉及一种针对多种错误类型的片上存储器BIST验证方法。本发明通过以下技术方案得以实现的：一种针对多种错误类型的片上存储器BIST验证方法，S01、验证环境搭建步骤、S02、激励规则制定步骤、S03、造错模块添加步骤、S04、结果验证步骤。本发明的目的是提供一种针对多种错误类型的片上存储器BIST验证方法，在测试过程中，充分遍历实现BIST测试中所有可出现的错误类型，保证测试修复逻辑的正确性并提升操作效率。

公开(公告)号：CN110795299A

公开(公告)日：2020-02-14

申请号：CN201910861818.5

申请日：2019-09-12

Applicant: 无锡江南计算技术研究所

Inventor： 丁亚军 ,  吴珊 ,  菅陆田 ,  刘佳季 ,  朱巍 ,  宁永波 ,  李峰 ,  谢军

IPC: G06F11/263 ,  G06F7/483 ,  G06F7/499

Abstract: 本发明涉及计算机设计验证技术领域，具体涉及浮点验证数据空间压缩方法。本发明通过以下技术方案得以实现的：浮点验证数据空间压缩方法，对以下三个内容进行数据空间的压缩：内容一：根据浮点数据格式进行压缩；内容二：根据舍入功能点特殊值进行压缩；内容三：根据溢出功能点特殊值进行压缩；在所述内容一中，对各种浮点格式特殊值构成的排列组合作为激励内容进行验证。本发明的目的是提供一种有效的压缩验证数据空间的方法，对浮点部件进行高效模拟验证，通过对IEEE-754浮点标准和各种浮点运算算法的深入分析，建立了一套高效的模拟验证环境，在短时间内成功高效完成对浮点部件的验证。

公开(公告)号：CN110716887B

公开(公告)日：2021-08-10

申请号：CN201910857256.7

申请日：2019-09-11

Applicant: 无锡江南计算技术研究所

Inventor： 过锋 ,  陈芳园 ,  高红光 ,  吴珊 ,  赵冠一 ,  孙红辉 ,  陈正博

IPC: G06F12/0877

Abstract: 本发明包括下述步骤：S1、确定需要目标主存的主存数据行的地址信息，该地址信息由写暗示指令携带；S2、通过CPU向目标Cache发出写暗示指令，所述写暗示指令生成写暗示标记，并且将要携带的目标主存的主存数据行地址映射为目标Cache中的缓存行；S3、判断映射的目标Cache中对应的缓存行是否访问命中；S4、确定映射的目标Cache中对应的缓存行命中，则判断缓存行是否有效；S5、确定缓存行有效时，则将该缓存行淘汰回主存；S6、设置缓存行有效，并结束处理，后续对写暗示装入的缓存行进行访问时，按照正常的高速缓存访问方式进行。本发明通过在硬件高速缓存中直接占用缓存行，而不读取并装入对应的主存行，显著降低缓存行第一次访问主存的延迟。

公开(公告)号：CN110727584B

公开(公告)日：2021-04-30

申请号：CN201910850481.8

申请日：2019-09-10

Applicant: 无锡江南计算技术研究所

Inventor： 高剑刚 ,  朱巍 ,  宁永波 ,  李峰 ,  菅陆田 ,  谢军 ,  吴珊 ,  刘佳季

IPC: G06F11/36

Abstract: 一种处理器硅前验证用的RTL与参考模型实时比较方法，属于中央处理器芯片硅前功能正确性验证技术领域。方法包括步骤S01，当监测到RTL的通用寄存器回写信号时，将RTL回写的值记录于Testbench中的RTL缓冲内；步骤S02，比较Testbench中的RTL缓冲中条目和Testbench中参考模型缓冲中条目，若相等，则返回步骤S01，若不相等，则报错退出。本发明能够支持不同体系结构的处理器运行结果的正确性的实时比较，可在处理器的正确性验证中实现指令级的精确结果比较，提高验证环境构建速度和可靠性，提高处理器验证效率，降低处理器验证的难度和门槛。

公开(公告)号：CN110727583A

公开(公告)日：2020-01-24

申请号：CN201910845696.0

申请日：2019-09-09

Applicant: 无锡江南计算技术研究所

Inventor： 朱巍 ,  李宏亮 ,  谢军 ,  宁永波 ,  刘佳季 ,  李峰 ,  菅陆田 ,  吴珊

IPC: G06F11/36

Abstract: 本发明涉及芯片验证技术领域，具体涉及一种基于可扩展验证组件构建验证环境的方法。本发明通过以下技术方案得以实现的：一种基于可扩展验证组件构建验证环境的方法，包含如下步骤：环境构成要素排序步骤：将的环境构成要素分析，根据所述构成要素的可扩展性和通用性进行排序；元素分层步骤：从底到下分成若干元素层，可扩展性和通用性最好的元素放置在最底层；验证组件形成步骤；验证环境框架定义步骤：利用脚本组件库将所述验证组件装填，构成实际运行的验证环境。本发明的目的是提供一种基于可扩展验证组件构建验证环境的方法，即使面对复杂芯片的验证时，依旧可以有针对性的快速构建验证环境，大大提升验证环境的构建效率。