-
公开(公告)号：CN102799419B
公开(公告)日：2014-10-22
申请号：CN201210325334.7
申请日：2012-09-05
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种寄存器写冲突检测方法及装置、以及处理器。初始地对写有效队列进行重置。获取所述指令的指令执行延迟。读取写有效队列中与处于指令准备发射状态的指令的指令执行延迟等时长的队列位置的写有效位值。判断所读取的写有效队列读取的写有效位值。在判断读取的值表示允许发射指令时允许发射所述处于指令准备发射状态的指令；并且在写有效队列中与处于指令准备发射状态的指令的指令执行延迟等时长的位置处设置不允许发射指令的写有效位值。在判断读取的值为不允许发射指令时不允许发射处于指令准备发射状态的指令。本发明提供了一种基于寄存器写冲突的检测方法，可利用较少的硬件复杂性实现指令的乱序发射，以提高指令流水线的效率。
-
公开(公告)号：CN102799419A
公开(公告)日：2012-11-28
申请号：CN201210325334.7
申请日：2012-09-05
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种寄存器写冲突检测方法及装置、以及处理器。初始地对写有效队列进行重置。获取所述指令的指令执行延迟。读取写有效队列中与处于指令准备发射状态的指令的指令执行延迟等时长的队列位置的写有效位值。判断所读取的写有效队列读取的写有效位值。在判断读取的值表示允许发射指令时允许发射所述处于指令准备发射状态的指令；并且在写有效队列中与处于指令准备发射状态的指令的指令执行延迟等时长的位置处设置不允许发射指令的写有效位值。在判断读取的值为不允许发射指令时不允许发射处于指令准备发射状态的指令。本发明提供了一种基于寄存器写冲突的检测方法，可利用较少的硬件复杂性实现指令的乱序发射，以提高指令流水线的效率。
-
公开(公告)号：CN118590442A
公开(公告)日：2024-09-03
申请号：CN202410808889.X
申请日：2024-06-21
Applicant: 无锡江南计算技术研究所
Abstract: 本申请涉及一种网络流量拥塞控制方法、装置、设备、介质和产品。所述方法包括：获取目标发送设备发送的目标通信数据包和各接收设备发送的响应数据；根据目标通信数据包和响应数据，确定目标信道对应的流量状态信息，目标信道的起点为目标发送设备，终点为目标接收设备，目标接收设备为各接收设备中的一个；在流量状态信息符合预设的通信条件的情况下，通过目标信道将目标通信数据包发送至目标接收设备。采用本方法能够降低网络流量拥塞控制方法的复杂度。
-
公开(公告)号：CN113157465A
公开(公告)日：2021-07-23
申请号：CN202110445792.3
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
IPC: G06F9/54
Abstract: 本发明实施例提供一种基于指针链表的消息发送方法及装置，所述方法包括：检测到相同异步信息发送队列时，向相同异步信息发送队列中添加指针链表；获取相同异步信息发送队列中的当前发送包，根据预设的发送顺序为当前发送包分配序号，获取当前发送包对应的描述符，根据描述符分配对应的悬挂缓冲编号；根据悬挂缓冲编号中的头部和尾部确定指针链表的头指针和尾指针；检测到新描述符进行悬挂缓冲时，修改当前尾指针对应的描述符的next为新描述符，并将尾指针的位置修改为新描述符；接收所有描述符对应的应答包，完成相同异步信息发送。采用本方法能够保证节点间采用多端口发送的消息顺序正确，又能够充分发挥消息的并发性，提高消息引擎的处理效率。
-
公开(公告)号：CN102930008B
公开(公告)日：2015-10-07
申请号：CN201210423150.4
申请日：2012-10-29
Applicant: 无锡江南计算技术研究所
IPC: G06F17/30
Abstract: 一种向量查表方法。第一多次查表指令字段用于标示向量查表操作，第二、第三多次查表指令字段为源操作数寄存器的索引号，第四多次查表指令字段为目标寄存器的索引号。第二多次查表指令字段指定的寄存器内容为查询基地址，第三多次查表指令字段指定的寄存器内容包含多个待查向量元素相对于查询基地址的偏移值，第四多次查表指令字段指定存放最终查询结果的单个目标寄存器。参照第三多次查表指令字段指定的寄存器内容的拼接格式，拼接成向量查表结果，写入第四多次查表指令字段指定的目标寄存器。待查向量元素偏移值在第三多次查表指令字段指定的寄存器中的位置，规定了对应元素最终在第四多次查表指令字段指定的目标寄存器中的位置。
-
Patent Agency Ranking
公开(公告)号：CN102880770B
公开(公告)日：2014-12-24
申请号：CN201210420775.5
申请日：2012-10-29
Applicant: 无锡江南计算技术研究所
IPC: G06F17/50
Abstract: 一种基于宏指令队列的CPU访存序列仿真模型，包括：指令缓冲模块，其包括与CPU内部的Cache不命中请求悬挂缓冲个数数量相同的指令缓冲，发出的指令利用冗余域携带有所在指令缓冲的缓冲号，以便根据响应原样返回的该指令缓冲号进行正确性检查；二级Cache和淘汰缓冲模块，用于模拟二级Cache和淘汰缓冲的操作，并对二次请求和响应的合法性进行检查；二次请求处理模块，用于模拟对二次请求的处理功能，接收二次请求，并返回相应类型的应答；流控模块，用于模拟一次请求队列和响应队列的流控功能；指令调度模块，用于从多个指令缓冲中调度一个指令执行；指令译码模块，用于执行指令缓冲指令格式到CPU和一致性协议硬件之间的逻辑接口的格式包的转换。
-
公开(公告)号：CN103377034A
公开(公告)日：2013-10-30
申请号：CN201210107338.8
申请日：2012-04-12
Applicant: 无锡江南计算技术研究所
IPC: G06F9/38
Abstract: 一种指令预送方法及装置、指令管理系统、运算核心，所述指令预送方法包括：按照程序的执行顺序将所述程序划分为指令块；设置所述指令块的指令超块表，所述指令超块表携带所述指令块的标识，所述指令块的存储地址，下一指令块的标识；按照执行顺序发送指令块至至少一个运算核心。本发明的技术方案可以有效减少运算核心的指令脱靶和等待延迟，提高运算核心的计算效率。
-
公开(公告)号：CN101989942B
公开(公告)日：2012-10-31
申请号：CN200910165362.5
申请日：2009-08-07
Applicant: 无锡江南计算技术研究所
IPC: H04L12/40 , H04L12/437
Abstract: 一种仲裁控制方法、应用该仲裁控制方法的通信方法、仲裁器和应用该仲裁器的通信系统，其中，所述仲裁控制方法包括：对通信请求进行排序，所述排序与所述通信请求的链路距离和提交时间相关；对排序的所述通信请求进行筛选并提交筛选后的通信请求；根据所提交的通信请求的类型，对所述通信请求进行仲裁，返回仲裁失败响应或仲裁成功响应；根据所述仲裁响应，更新链路记录和信用记录。本发明通过对通信资源信用和链路的集中管理和分配，简化了仲裁过程，提高了流水仲裁能力和链路的通信效率。
-
公开(公告)号：CN102446087A
公开(公告)日：2012-05-09
申请号：CN201010508876.9
申请日：2010-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F9/38
Abstract: 一种指令预取方法与预取装置。所述指令预取装置，用于向处理器核心提供指令预取服务，包括：取指控制单元，用于接收处理器核心提供的预取请求，基于所述预取请求在指令缓存单元搜索与所述预取请求对应的指令，或指示指令缓存单元从片外主存中获取与所述预取请求对应的指令；基于所述预取请求指示指令缓存单元将与预取请求对应的指令提供给处理器核心；指令缓存单元，用于存储指令；响应所述取指控制单元的指示，从片外主存中获取与所述预取请求对应的指令，以及将与预取请求对应的指令提供给处理器核心。本发明的指令预取方法与预取装置以较为简便的方式实现了多核处理器的指令预取，简化了硬件指令存储的管理逻辑，提高了处理器的处理效率。
-
公开(公告)号：CN110677220B
公开(公告)日：2022-06-14
申请号：CN201910846462.8
申请日：2019-09-09
Applicant: 无锡江南计算技术研究所
Abstract: 本发明涉及高速互连网络中远程主存访问协议技术领域，具体为一种基于多轨冗余应答的RDMA消息机制及其实现装置。一种基于多轨冗余应答的RDMA消息机制，包括1）消息发起方采用多消息并行拆分，不同消息的数据包之间、相同消息的数据包之间均乱序发送上网；2）消息的每一个请求包均设置编码信息，消息接收方根据编码信息进行数据量计数；3）每一请求包的接收不产生响应包，当消息的最后一个请求包接收完成时产生响应包并返回给消息发起方，消息发起方自行产生消息完成通知；4）消息的响应包以复制多份的方式通过多个网络通道发送。本申请提出的RDMA消息机制采用消息级多轨冗余应答，确保消息可靠传输的同时又减少应答包的数量，提升了网络传输的效率。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.136 seconds)
