-
-
公开(公告)号：CN105070316A
公开(公告)日：2015-11-18
申请号：CN201510544173.4
申请日：2015-08-27
Applicant: 安徽大学
IPC: G11C11/413
Abstract: 本发明公开了一种SRAM复制位线电路，包括：时序复制电路模块与复制单元字线电压抬升模块；其中：所述时序复制电路模块并联在复制单元字线与复制位线之间；所述复制单元字线电压抬升模块一端与时钟信号端相连，另一端与所述复制单元字线相连，用于将输入的时钟信号处理为高电压的电平信号，并传输给复制单元字线；复制单元字线的电压越大，放电单元电流及其偏差越大，从而使得时序控制电路延迟偏差越小。本发明提供的电路不仅在低电源电压下具有很好的抗工艺偏差能力，同时不会大幅度增加芯片的面积，且不影响芯片运行速度。
-
公开(公告)号：CN102779142A
公开(公告)日：2012-11-14
申请号：CN201110177772.9
申请日：2011-06-28
Applicant: 安徽大学
IPC: G06F17/30
Abstract: 本发明公开了一种复杂网络中发现社区结构的技术——基于社区紧密度的快速社区发现方法，其包括计算紧密度矩阵、合并社区和更新紧密度矩阵三部分内容。其中紧密度矩阵中的元素记录的是任意两个社区之间的紧密度值，并且紧密度矩阵能更好的显示网络中节点之间的关系。本发明的特征在于其解决了现有社区发现方法的“大计算量，高复杂度而导致的难以应用在大型社会网络中”的问题。本发明中提出的方法不仅能够有效地发现社区，而且其时间开销也很低——接近线性。本发明还公开了所述的基于社区紧密度的快速发现方法的具体部署和实现方法。采用本发明所提供的技术方案，可以很好地应用于大型社会网络中。
-
公开(公告)号：CN102664041A
公开(公告)日：2012-09-12
申请号：CN201210158560.0
申请日：2012-05-22
Applicant: 安徽大学
IPC: G11C11/413
Abstract: 一种基于BIST控制的可编程SRAM时序控制系统，包括BIST模块、控制单元以及含有可编程时序控制模块的SRAM模块，其特征是：可编程时序控制模块设有可编程读、写时序控制电路、字线WLL负载复制单元以及读、写位线负载复制单元，可编程读、写时序控制电路的输入为控制单元输出的读、写控制信号，可编程读、写时序控制电路的输出分别连接字线负载复制单元及读、写位线负载复制单元的输入，可编程读、写时序控制电路还输出Rref信号连接灵敏放大器时序控制电路的使能端，二级译码及字线驱动电路中字线WLL驱动复制单元的输出连接可编程读、写时序控制电路的时序端。
-
公开(公告)号：CN102638247A
公开(公告)日：2012-08-15
申请号：CN201210069285.5
申请日：2012-03-16
Applicant: 安徽大学
Abstract: 本发明是有关于无晶振CMOS时钟产生方法及时钟产生电路，其中的方法包括：利用数控振荡器产生高频正弦振荡信号；将高频正弦振荡信号转换为单端模式输出的方波信号；根据预定分频比对所述方波信号进行降频处理，得到预定频率的时钟信号；调整时钟信号的占空比，使时钟信号的占空比满足预定时钟占空比要求并输出；其中数控振荡器中的可变电容阵列受控于频率锁定控制信息，频率锁定控制信息的设置方式包括：根据外部晶振的输出信号和降频处理后的时钟信号的频率差产生频率锁定控制信息。本发明能够使时钟产生电路的体积更小功耗更低，且可以利用低成本的CMOS技术在芯片内实现，从而提高了系统的集成度以及稳定性，降低了系统实现成本和功耗。
-
Patent Agency Ranking
公开(公告)号：CN117975090A
公开(公告)日：2024-05-03
申请号：CN202311650341.9
申请日：2023-12-04
Applicant: 安徽大学
IPC: G06V10/764 , G06V10/25 , G06N3/0464 , G06N3/045 , G06V10/82 , G06V10/44 , G06V10/77 , G06N3/08 , G06N5/04
Abstract: 本发明公开了一种基于智能感知的人物交互检测方法，包括以下步骤：设置交互建议分支，通过交互建议网络获得更高质量的交互建议，通过交互结构部件获得交互间语义信息与交互内部位置信息；网络流程上，骨干网络提取全局上下文信息的视觉特征序列，将特征序列送入交互建议分支与交互预测分支；交互建议分支获取高质量交互建议，将其作为交互预测分支的查询，结合交互动作类别分支来预测最终的HOI三元组。本发明通过交互结构与交互类别两个方面获取交互信息，并且通过修改解码器高效的利用交互信息增强交互理解，交互类别上引入CLIP进行辅助判别；在HICO‑Det与V‑COCO基准上进行了大量的实验，证明了设计的有效性。
-
公开(公告)号：CN105336361B
公开(公告)日：2018-07-27
申请号：CN201510898475.1
申请日：2015-12-04
Applicant: 安徽大学
IPC: G11C11/413
Abstract: 本发明公开了种SRAM自跟踪复制位线电路,该电路能够利用正在进行读操作存储单元附近的列未工作在保持状态的存储单元作为复制位线对读状态进行跟踪,从而可以精确的模拟SRAM读操作时位线的放电过程,进而产生具有较小偏差的灵敏放大器使能信号,有效降低读错误率,特别适用于有较大工艺波动的先进制造工艺和拥有较大规模SRAM存储阵列的电路中。
-
公开(公告)号：CN107085700A
公开(公告)日：2017-08-22
申请号：CN201710028035.X
申请日：2017-01-16
Applicant: 安徽大学
CPC classification number: G06K9/00268 , G06K9/00288 , G06K9/6249
Abstract: 本发明涉及一种基于稀疏表示与单隐层神经网络技术相结合的人脸识别方法，与现有技术相比解决了识别方法耗时较长或分类性能不稳定的缺陷。本发明包括以下步骤：人脸图像采集与检测，从视频中提取的测试帧图像中确定人脸的五官范围；图像预处理，对测试帧图像进行消除光照或噪声干扰的预处理；特征提取，对测试帧图像进行人脸特征提取；分类识别，将提取出的人脸特征信息，与数据库中存储的特征模板进行搜索分类匹配，得到最终分类识别结果。本发明将稀疏表示方法与单隐层前馈神经网络相结合，实现了在拥有较快识别速度的同时，保持良好的分类识别性能。
-
公开(公告)号：CN107066393A
公开(公告)日：2017-08-18
申请号：CN201710022698.0
申请日：2017-01-12
Applicant: 安徽大学
IPC: G06F12/02 , G06F12/1027
Abstract: 本发明公开了一种提高地址映射表中映射信息密度的方法，可以提高基于缓存部分映射信息的页映射方案中缓存映射表的命中率，提高闪存转换层的读写性能，在不增加位于内存中的缓存映射表里表项数量的前提下，将在逻辑地址和物理地址上都连续、相邻的映射记录进行合并产生一条映射条目，这样一条映射条目可以表示多个逻辑地址到物理地址之间的映射关系，插入缓存映射表内的是一条条映射条目而不再是一条条只能表示一个逻辑地址到物理地址之间映射关系的映射记录，以此在不增加缓存映射表对内存的占用的前提下增加缓存映射表中存储的映射记录数量，能显著增加缓存映射表的命中率，提高闪存转换层的读写效率，可广泛应用于各种系统的NAND Flash存储器的管理。
-
公开(公告)号：CN104299644B
公开(公告)日：2017-05-03
申请号：CN201410577373.5
申请日：2014-10-24
Applicant: 安徽大学
IPC: G11C11/419
Abstract: 本发明公开了一种同时提高读噪声容限和写裕度的新型12管SRAM单元电路，该电路可以消除半选问题，同时解决读半选问题和写半选问题，不会带来稳定性问题，同时没有额外的功耗消耗，实验测得当列译码单元(CMUX)为4时，总数为128的阵列的读动态功耗和写动态功耗分别比传统6T单元下降81.3％和88.2％；同时，该电路大幅提高读噪声容限，使读噪声容限与保持状态噪声容限类似，达到了传统6T的读噪声容限的2.3倍；另外，该电路通过打断反相器反馈结构使得写裕度有所提高，达到了传统6T SRAM单元的1.41倍。
-
-
-
-
-
-
-
-
-
Search Results
64
records
(took 0.024 seconds)
