-
公开(公告)号：CN119900002A
公开(公告)日：2025-04-29
申请号：CN202510392021.0
申请日：2025-03-31
Applicant: 季华实验室
Abstract: 本申请属于金属磁性薄膜材料技术领域，具体公开了一种磁码盘材料及制备方法、磁编码器，该磁码盘材料中包括有双Au催化磁力层和Ta层，其中双Au催化FeCrCoMoTi磁力层包括有第一Au层、FeCrCoMoTi层和第二Au层；FeCrCoMoTi磁码盘材料还经过645℃‑655℃真空退火。本申请还提供了上述磁码盘材料的具体制备方法，以及包括上述磁码盘材料的磁编码器。本申请所提供的包括双Au催化FeCrCoMoTi磁力层的磁码盘材料，制备工艺简单，相较传统的FeCrCoMoTi薄膜，其矫顽力有明显增幅，且同时制备过程简单高效，成本较低。
-
公开(公告)号：CN118888255B
公开(公告)日：2025-02-11
申请号：CN202411394036.2
申请日：2024-10-08
Applicant: 季华实验室
Abstract: 本发明提供了一种CoFeB基磁性多层膜及其制备方法。本发明通过引入TiC层，TiC层可以有效地抑制Ta的扩散，使得Ta/CoFeB界面更加的平整，有利于获得垂直磁各向异性；TiC层可以有效在多层膜中引入C原子，引入C原子可以有效调控Fe和O之间的轨道杂化作用，进而可以有效通过C、O双离子的双层作用协同驱动多层膜的磁各向异性由面内向面外转化，即使得磁性多层膜获得垂直磁各向异性；本发明通过C、O双离子调控作用，增加材料调控的自由度，提高性能调控的幅度，从多角度出发，大大提高对薄膜垂直磁各向异性的调控，并且进一步提升了CoFeB基磁性多层膜的热稳定性。
-
公开(公告)号：CN118534383A
公开(公告)日：2024-08-23
申请号：CN202410631120.5
申请日：2024-05-21
Applicant: 季华实验室
IPC: G01R33/00 , H02K11/215 , G01R33/09
Abstract: 本发明涉及磁传感器技术领域，公开了一种磁阻元件、磁传感器及其制备方法以及电机，该磁阻元件通过在每一磁阻结构设计两种延伸方向不同的第一磁阻条以及第二磁阻条，使之呈目标夹角设置，任一磁阻结构的第一磁阻条与当前磁阻结构的第二磁阻条呈第一相位差设置，任一磁阻结构的第一磁阻条与另一磁阻结构的第二磁阻条呈第二相位差设置；第一相位差与第二相位差具有倍数关系，以消除高次谐波，从而使得磁阻元件输出的高次谐波信号的有效值为零，从而实现消除高次谐波的目的。
-
公开(公告)号：CN117604360A
公开(公告)日：2024-02-27
申请号：CN202311700564.1
申请日：2023-12-11
Applicant: 季华实验室
Abstract: 本发明涉及磁性材料技术领域。本发明提供了一种FeCoCr磁码盘材料及其制备方法和应用。本发明通过在FeCoCr薄膜层表面引入MgO层，通过控制MgO层中氧元素在FeCoCr薄膜层界面的迁移，可以对FeCrCo薄膜层的矫顽力和剩磁进行有效地调控，晶粒的大幅细化和FeCrCo界面处较高α相的形成；本发明在FeCoCr薄膜层表面引入MgO层后，FeCoCr磁码盘材料的矫顽力由348Oe提升至397～439Oe，剩磁由3507Oe提升至6534～8721Oe，剩磁比由0.71提升至0.76～0.77，提升了磁码盘材料的矫顽力，并且获得了很高的剩磁，磁码盘材料达到了磁编码器码盘的实际应用需求。
-
公开(公告)号：CN117080087A
公开(公告)日：2023-11-17
申请号：CN202311326315.0
申请日：2023-10-13
Applicant: 季华实验室
IPC: H01L21/50 , H01L21/56 , H01L21/60 , H01L21/768 , H01L23/31
Abstract: 本申请涉及扇出型板级封装技术领域，具体提供了一种扇出型板级封装方法及扇出型板级封装结构，该封装方法包括以下步骤：在载板上设置临时键合胶和功能层；对功能层进行曝光和显影，以形成至少一个凸柱组和去除凸柱组以外的所有功能层；将芯片的有源面朝下贴附在芯片放置区域内的临时键合胶上；对凸柱组和芯片进行塑封；对塑封体远离载板的一侧进行研磨减薄，以露出凸柱组；去除凸柱组，以在塑封体上形成通孔组；向通孔组内填充导电材料，以形成导电导热柱组；去除载板和临时键合胶；在塑封体上形成电连接结构；该封装方法能够有效地解决由于需要通过物理开孔的方式在塑封体上逐一形成通孔而导致开孔效率低和开孔步骤繁琐的问题。
-
Patent Agency Ranking
公开(公告)号：CN119372601A
公开(公告)日：2025-01-28
申请号：CN202411553044.7
申请日：2024-11-01
Applicant: 季华实验室
Abstract: 本发明属于磁性材料及传感技术领域领域，具体公开了一种磁码盘材料、角位移磁传感器、数控机床高速电主轴及制备方法，该磁码盘材料包括金属衬底、Ta缓冲层、FeCoCr夹合TaN低维磁性薄膜和Ta保护层，还公开了一种利用此磁码盘材料制成的角位移磁传感器，该角位移磁传感器AB相充磁磁极512个，间距0.4mm；Z相充磁磁极1个，宽度0.4mm，且Z相不扩散。本发明所公开的磁码盘材料具有更加优异的磁畴尺寸，具有优秀的矫顽力和剩磁性能，进而在应用于角位移磁传感器时可以提供更优异的磁极密度，使得信号密度更高，通过磁传感器AB相与Z相的匹配结构，进而使得角位移磁传感器具有更加优异的精密度，从而在应用于数控机床高速电主轴时可以提升数控机床的精密性。
-
公开(公告)号：CN117476550B
公开(公告)日：2024-04-05
申请号：CN202311805331.8
申请日：2023-12-26
Applicant: 季华实验室
IPC: H01L21/768 , H01L23/538
Abstract: 本申请涉及系统级封装技术领域，具体提供了一种系统级扇出型封装方法及封装结构，该方法包括以下步骤：制作封装单体和第一封装体，封装单体包括一个第一芯片组，第一芯片组包括分别位于封装单体上下侧的第一芯片和第二芯片，第一封装体包括两个第二芯片组；在两个第四芯片之间形成第一空腔；将封装单体侧部垂直贴装到第一空腔内，并利用第一焊球使第一芯片另一焊盘和第二芯片另一焊盘分别与两个第二芯片组电性连接；在第三芯片上形成第二焊球；该方法无需在封装单体和第一封装体之间设置复杂的布线，从而有效地解决由于需要设置复杂的布线来实现多层芯片之间的互连而导致系统级扇出型封装结构体积大的问题。
-
公开(公告)号：CN117080087B
公开(公告)日：2024-02-13
申请号：CN202311326315.0
申请日：2023-10-13
Applicant: 季华实验室
IPC: H01L21/50 , H01L21/56 , H01L21/60 , H01L21/768 , H01L23/31
Abstract: 本申请涉及扇出型板级封装技术领域，具体提供了一种扇出型板级封装方法及扇出型板级封装结构，该封装方法包括以下步骤：在载板上设置临时键合胶和功能层；对功能层进行曝光和显影，以形成至少一个凸柱组和去除凸柱组以外的所有功能层；将芯片的有源面朝下贴附在芯片放置区域内的临时键合胶上；对凸柱组和芯片进行塑封；对塑封体远离载板的一侧进行研磨减薄，以露出凸柱组；去除凸柱组，以在塑封体上形成通孔组；向通孔组内填充导电材料，以形成导电导热柱组；去除载板和临时键合胶；在塑封体上形成电连接结构；该封装方法能够有效地解决由于需要通过物理开孔的方式在塑封体上逐一形成通孔而导致开孔效率低和开孔步骤繁琐的问题。
-
公开(公告)号：CN117476550A
公开(公告)日：2024-01-30
申请号：CN202311805331.8
申请日：2023-12-26
Applicant: 季华实验室
IPC: H01L21/768 , H01L23/538
Abstract: 本申请涉及系统级封装技术领域，具体提供了一种系统级扇出型封装方法及封装结构，该方法包括以下步骤：制作封装单体和第一封装体，封装单体包括一个第一芯片组，第一芯片组包括分别位于封装单体上下侧的第一芯片和第二芯片，第一封装体包括两个第二芯片组；在两个第四芯片之间形成第一空腔；将封装单体侧部垂直贴装到第一空腔内，并利用第一焊球使第一芯片另一焊盘和第二芯片另一焊盘分别与两个第二芯片组电性连接；在第三芯片上形成第二焊球；该方法无需在封装单体和第一封装体之间设置复杂的布线，从而有效地解决由于需要设置复杂的布线来实现多层芯片之间的互连而导致系统级扇出型封装结构体积大的问题。
-
公开(公告)号：CN117038648A
公开(公告)日：2023-11-10
申请号：CN202311291675.1
申请日：2023-10-08
Applicant: 季华实验室
IPC: H01L23/60 , H01L23/13 , H01L23/52 , H01L23/535 , H01L21/50 , H01L21/768
Abstract: 本申请提供了一种半导体芯片组结构及制造方法，涉及半导体技术领域，其技术方案要点是：包括半导体芯片以及设置在所述半导体芯片外的防护结构；所述半导体芯片的信号输入输出端设置在侧面；所述防护结构至少包括静电屏蔽层，所述静电屏蔽层包围所述半导体芯片，与所述半导体芯片直接接触，且至少设有开口与所述信号输入输出端对应；还包括：互连主体，所述互连主体上开设有多个安装槽，所述安装槽的侧面开设有与其它所述安装槽连通的接线通道，所述半导体芯片连同所述防护结构放置在所述安装槽内，且所述信号输入输出端与所述接线通道对应。本申请提供的一种半导体芯片组结构及制造方法具有稳定性高的优点。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.028 seconds)
