-
公开(公告)号：CN114638286A
公开(公告)日：2022-06-17
申请号：CN202210183074.8
申请日：2022-02-28
Applicant: 复旦大学
IPC: G06K9/62 , G06V10/764 , G06V10/772 , G06V10/82 , G06N3/04 , G06N3/08
Abstract: 本发明属于类脑技术领域，具体为一种基于脉冲神经网络的视觉通道编码方法。本发明方法包括：采用线性延时时域编码，将数据点强度值近似线性地映射到仿真时间窗口内，其中，信息以脉冲发放时刻为载体，在脉冲神经网络中传递。以处理图像分类任务为例，图像像素点强度值越高，脉冲发放时刻越早，且每个输入像素点在一个仿真时间窗口内产生且仅产生一个脉冲。本发明可提高特征值高的数据的区分度，提高编码准确率；在不损失有效信息的条件下降低时间窗口长度，减小系统延时，可低功耗运行；脉冲发放时间与信息强度呈负相关关系，符合生物体神经冲动发放规律，具备生物学可解释性。
-
公开(公告)号：CN114420182B
公开(公告)日：2022-06-17
申请号：CN202210318852.X
申请日：2022-03-29
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 复旦大学
IPC: G11C13/00
Abstract: 本申请实施例提供一种非易失性存储单元的数据处理方法、装置及存储介质，属于半导体技术领域。方法包括：获取待处理数据；确定待处理数据对应的数据热度类别；向非易失性存储单元施加与待处理数据的数据热度类别对应的编程电压信号，以将待处理数据写入非易失性存储单元。本实施方式在对非易失性存储单元进行数据写操作时，基于考虑数据的数据热度类别，针对待处理数据的不同数据热度类别向非易失性存储单元施加不同大小的编程电压，从而使得不同数据热度类别的数据在非易失性存储单元中具有不同的数据保持时间，进而能够有效降低功耗。
-
公开(公告)号：CN114596902A
公开(公告)日：2022-06-07
申请号：CN202210183081.8
申请日：2022-02-28
Applicant: 复旦大学
Abstract: 本发明属于存储器技术领域，具体为一种基于纠错码的高速忆阻器编程系统和方法。本发明系统包括：用于对输入数据进行ECC编码的编码电路，用于将片上或者外部数据以及编码电路得到的校验位写入存储器的写电路，用于存储数据信息以及ECC编码得到的校验位信息的忆阻器阵列，用于将忆阻器阵列中数据读出的读电路，用于对读电路读出数据进行ECC译码操作的译码电路；本发明采用纠错码，以较小的写操作时间为基准进行写入操作，允许在写操作时在容错范围内出现少量写失误，随后通过编码电路和译码电路得到校验位，以此检测忆阻器阵列中的存储单元值并进行纠正。本发明能极大提高忆阻器写操作速度，降低能耗，并提高存储数据可靠性。
-
公开(公告)号：CN114420182A
公开(公告)日：2022-04-29
申请号：CN202210318852.X
申请日：2022-03-29
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 复旦大学
IPC: G11C13/00
Abstract: 本申请实施例提供一种非易失性存储单元的数据处理方法、装置及存储介质，属于半导体技术领域。方法包括：获取待处理数据；确定待处理数据对应的数据热度类别；向非易失性存储单元施加与待处理数据的数据热度类别对应的编程电压信号，以将待处理数据写入非易失性存储单元。本实施方式在对非易失性存储单元进行数据写操作时，基于考虑数据的数据热度类别，针对待处理数据的不同数据热度类别向非易失性存储单元施加不同大小的编程电压，从而使得不同数据热度类别的数据在非易失性存储单元中具有不同的数据保持时间，进而能够有效降低功耗。
-
公开(公告)号：CN102682827A
公开(公告)日：2012-09-19
申请号：CN201110060556.6
申请日：2011-03-14
Applicant: 复旦大学
IPC: G11C7/06 , G11C11/4063
Abstract: 本发明属于DRAM技术领域，具体为一种DRAM的读出放大器的控制电路及包括其的DRAM。本发明的读出放大器的控制电路包括控制信号生成电路，与所述DRAM（动态随机存取存储器）的存储单元相应的冗余单元，以及冗余字线驱动模块；其中，所述冗余单元的位线延迟与所述存储单元的位线延迟相匹配。本发明的DRAM包括存储阵列、所述存储阵列中的存储单元的读通路；所述存储阵列中还包括冗余单元，所述DRAM还包括所述读出放大器的控制电路。该DRAM的读操作速度大为提高。
-
Patent Agency Ranking
公开(公告)号：CN101409104B
公开(公告)日：2011-05-04
申请号：CN200810040932.3
申请日：2008-07-24
Applicant: 复旦大学
IPC: G11C11/00
Abstract: 本发明属于集成电路技术领域，具体为一种新型不挥发动态存储器及其存储操作方法。存储器包括数个存储单元，每个存储单元位于两条字线与一条位线的各个交叉区。每个存储单元包括一个相变存储单元和一个动态存储单元，其中相变存储单元由第一选通器件和一个相变存储电阻组成，动态存储单元由第二选通器件和一个存储电容组成，相变存储单元和动态存储单元通过各自的选通管的控制端与不同的字线相连，相变存储单元和动态存储单元共用同一根位线。其优点在于既利用了动态存储器功耗低，速度快的优点，又实现了不挥发存储。
-
公开(公告)号：CN101409104A
公开(公告)日：2009-04-15
申请号：CN200810040932.3
申请日：2008-07-24
Applicant: 复旦大学
IPC: G11C11/00
Abstract: 本发明属于集成电路技术领域，具体为一种新型不挥发动态存储器及其存储操作方法。存储器包括数个存储单元，每个存储单元位于两条字线与一条位线的各个交叉区。每个存储单元包括一个相变存储单元和一个动态存储单元，其中相变存储单元由第一选通器件和一个相变存储电阻组成，动态存储单元由第二选通器件和一个存储电容组成，相变存储单元和动态存储单元通过各自的选通管的控制端与不同的字线相连，相变存储单元和动态存储单元共用同一根位线。其优点在于既利用了动态存储器功耗低，速度快的优点，又实现了不挥发存储。
-
公开(公告)号：CN119861858A
公开(公告)日：2025-04-22
申请号：CN202311331751.7
申请日：2023-10-13
Applicant: 中兴通讯股份有限公司 , 复旦大学
IPC: G06F3/06 , G06F18/24 , G06N3/0464 , G06N3/08
Abstract: 本申请提供一种基于计算存储设备的数据处理方法、设备及计算机可读存储介质，所述方法基于待存储数据中各数据的使用参数，将所述待存储数据进行分类；将分类后的所述待存储数据分别存储至SSD板载主存模块和/或NAND闪存模块。本发明基于使用参数进行数据分类，并将分类后的数据按照使用需求，分别存储至存取速率快但存储空间较小的SSD板载主存模块和/或存取速率较慢但存储空间较大的NAND闪存模块。实现在存储控制器中部署神经网络运算任务时，可降低大量数据读取带来的功耗和时间损失。由此，可跨过SSD板载主存模块等存储设备本身固有的ECC对于计算数据无效或收益低的处理步骤，提高了数据存取效率，降低了数据存取花销。
-
-
公开(公告)号：CN109543831B
公开(公告)日：2024-03-19
申请号：CN201811391904.6
申请日：2018-11-21
Applicant: 复旦大学
IPC: G06N3/063
Abstract: 本发明公开了一种忆阻器交叉阵列分压等效扩展阻态数目的结构及相关方法，其中交叉阵列包括横线、纵线、忆阻器，分压控制装置的每个分压控制单元包括正常电压信号输入端、分压电压信号输入端、选通器、正常电压信号输出端、分压电压信号输出端。每个分压控制单元的分压电压信号输入端与其上一级单元的分压电压信号输出端连接，正常电压信号输出端与交叉阵列的横线连接，选通器决定通向交叉阵列的信号是本征电压信号还是分压电压信号，通过被逐级分压的电压信号实现阻态的等效扩展。本发明具有掉电不易失、适应神经网络大量加权求和中对多阻态的需求、阻态扩展效率较高的特点。
-
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.018 seconds)
