公开(公告)号：CN120044715A

公开(公告)日：2025-05-27

申请号：CN202411888989.4

申请日：2024-12-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张祚荣 ,  林智鹏 ,  谢政宪 ,  陈颉彦 ,  余振华

IPC: G02F1/035 ,  G02F1/025 ,  G02F1/015 ,  G02B6/122 ,  G02B6/125

Abstract: 光子耦合器可包括第一输入波导、第二输入波导、第一输出波导、第二输出波导、耦合区，其中耦合区中的第一输入波导、第二输入波导、第一输出波导、与第二输出波导中的两者或更多者相关的电磁场彼此重叠、以及电光装置位于耦合区中且包括折射率，且折射率为施加电压的第一函数。耦合区沿着光学传播方向可包括有效耦合长度，且有效耦合长度为耦合区的物理长度与电光装置的折射率的乘积的第二函数。由于渐逝耦合，可调整施加至光子耦合器的电压以控制输入波导与输出波导之间传输的电磁能的混合比例。本公开还涉及到光子耦合器的形成方法以及一种光子装置。

公开(公告)号：CN120015738A

公开(公告)日：2025-05-16

申请号：CN202510078017.7

申请日：2025-01-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张祚荣 ,  林智鹏 ,  谢政宪 ,  陈颉彦 ,  郭鸿毅 ,  贾汉中

IPC: H01L23/538 ,  H01L21/768 ,  H10B12/00

Abstract: 在实施例中，半导体器件可以包括中介层。半导体器件也可以包括直接接合至中介层的多个小芯片。器件可以进一步包括直接接合至与多个小芯片相邻的中介层的多个中介层管芯，多个中介层管芯具有衬底通孔。器件可以额外包括位于多个中介层管芯中的至少一个上方并且接合至多个中介层管芯中的至少一个的存储器封装件。本申请的实施例涉及半导体器件及其形成方法。

公开(公告)号：CN106997869B

公开(公告)日：2020-06-16

申请号：CN201611151393.1

申请日：2016-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  张智援 ,  王垂堂 ,  谢政宪

IPC: H01L23/31 ,  H01L21/60

Abstract: 本发明实施例提供一种半导体装置及其制造方法，其中运用囊封剂来囊封第一半导体装置及通孔。重布层将所述第一半导体装置连接到第二半导体装置。在特定实施例中，所述第一半导体装置是集成式电压调节器，且所述第二半导体装置是逻辑装置，例如中央处理单元。

公开(公告)号：CN109727966A

公开(公告)日：2019-05-07

申请号：CN201810735769.6

申请日：2018-07-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王垂堂 ,  张智杰 ,  廖佑广 ,  夏兴国 ,  张智援 ,  谢政宪 ,  余振华

IPC: H01L25/16 ,  H01L23/31 ,  H01L21/56

Abstract: 本发明实施例涉及一种半导体封装及其制作方法。半导体封装包含：互连结构，其具有第一表面及与所述第一表面相对的第二表面；至少一个光学芯片，其在所述互连结构的所述第一表面上方且电耦合到所述互连结构；绝缘层，其接触所述互连结构的所述第二表面；及模塑料，其在所述互连结构的所述第一表面上方。所述绝缘层包含面向所述互连结构的所述第二表面的第三表面及与所述第三表面相对的第四表面。通过所述模塑料覆盖所述光学芯片的至少一边缘。

公开(公告)号：CN106997869A

公开(公告)日：2017-08-01

申请号：CN201611151393.1

申请日：2016-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  张智援 ,  王垂堂 ,  谢政宪

IPC: H01L23/31 ,  H01L21/60

Abstract: 本发明实施例提供一种半导体装置及其制造方法，其中运用囊封剂来囊封第一半导体装置及通孔。重布层将所述第一半导体装置连接到第二半导体装置。在特定实施例中，所述第一半导体装置是集成式电压调节器，且所述第二半导体装置是逻辑装置，例如中央处理单元。

公开(公告)号：CN103855458B

公开(公告)日：2016-06-22

申请号：CN201310080407.5

申请日：2013-03-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕孟升 ,  赖威志 ,  蔡仲豪 ,  谢政宪 ,  叶恩祥 ,  王垂堂

IPC: H01Q1/22 ,  H01Q1/38

CPC classification number: H01Q9/0407 ,  H01L21/568 ,  H01L24/19 ,  H01L24/97 ,  H01L2223/6677 ,  H01L2224/12105 ,  H01L2224/8203 ,  H01L2224/9222 ,  H01L2924/18162 ,  H01Q1/38

Abstract: 一种器件包括贴片天线，该贴片天线包括馈线和位于馈线上方的接地板。接地板具有位于其中的孔。低k介电模块位于孔的上方并且与孔对准。贴片位于低k介电模块的上方。本发明还提供了在天线中嵌入低K材料。

公开(公告)号：CN103855458A

公开(公告)日：2014-06-11

申请号：CN201310080407.5

申请日：2013-03-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吕孟升 ,  赖威志 ,  蔡仲豪 ,  谢政宪 ,  叶恩祥 ,  王垂堂

IPC: H01Q1/22 ,  H01Q1/38

CPC classification number: H01Q9/0407 ,  H01L21/568 ,  H01L24/19 ,  H01L24/97 ,  H01L2223/6677 ,  H01L2224/12105 ,  H01L2224/8203 ,  H01L2224/9222 ,  H01L2924/18162 ,  H01Q1/38

Abstract: 一种器件包括贴片天线，该贴片天线包括馈线和位于馈线上方的接地板。接地板具有位于其中的孔。低k介电模块位于孔的上方并且与孔对准。贴片位于低k介电模块的上方。本发明还提供了在天线中嵌入低K材料。

公开(公告)号：CN220106537U

公开(公告)日：2023-11-28

申请号：CN202321270940.3

申请日：2023-05-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈颉彦 ,  谢政宪 ,  王垂堂 ,  余振华

IPC: H01L25/18 ,  H10B80/00 ,  H01L23/48

Abstract: 一种半导体结构包括：逻辑管芯；存储器管芯堆叠，藉由第一氧化物结合件结合至逻辑管芯，且包括藉由第一直接结合件结合于一起的第一对存储器管芯；以及第一硅穿孔(TSV)，位于逻辑管芯中且延伸穿过第一氧化物结合件且将逻辑管芯电性连接至第一对存储器管芯。

公开(公告)号：CN220753425U

公开(公告)日：2024-04-09

申请号：CN202321890177.4

申请日：2023-07-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王垂堂 ,  张祚荣 ,  谢政宪 ,  林世平 ,  陈颉彦 ,  余振华

IPC: H01L23/538 ,  H01L25/00

Abstract: 一种封装体结构，包括：一第一芯片结构以及位于第一芯片结构旁侧的一第二芯片结构。封装体结构也包括位于第一芯片结构及第二芯片结构上，并接触第一芯片结构及第二芯片结构的一内连线结构。内连线结构具有多个介电层及多个导电特征部件。导电特征部件的其中一者延伸跨越第一芯片结构的一第一边缘及第二芯片结构的一第二边缘，且电性连接第一芯片结构及第二芯片结构。封装体结构也包括一第三芯片结构，第三芯片结构通过介电质对介电质接合及金属对金属接合直接接合至内连线结构。

公开(公告)号：CN221670328U

公开(公告)日：2024-09-06

申请号：CN202323213449.X

申请日：2023-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王垂堂 ,  廖文翔 ,  陈颉彦 ,  余振华 ,  林智鹏 ,  张祚荣 ,  谢政宪 ,  林世平

IPC: H10B80/00

Abstract: 本公开提供一种封装结构。所述封装结构包括第一芯片结构及第二芯片结构。第一芯片结构具有多个逻辑控制元件。第二芯片结构通过电介质对电介质接合及金属对金属接合而直接接合至第一芯片结构，其中第二芯片结构具有多个非易失性存储器元件。