-
公开(公告)号:CN106486543A
公开(公告)日:2017-03-08
申请号:CN201610008536.7
申请日:2016-01-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/778 , H01L21/335 , H01L29/40
Abstract: 一种半导体器件包括位于衬底上的第一III-V族化合物层、位于第一III-V族化合物层上的第二III-V族化合物层、设置在第二III-V族化合物层上的栅极金属堆叠件、设置在栅极金属堆叠件的相对两侧处的源极接触件和漏极接触件、设置在栅极金属堆叠件和漏极接触件之间的栅极场板、形成在源极接触件和漏极接触件上的抗反射涂层(ARC)层以及形成在ARC层上的蚀刻停止层,其中,第一III-V族化合物层的材料与第二III-V族化合物层的材料不同。本发明实施例涉及半导体器件及其制造方法。
-
公开(公告)号:CN103996671B
公开(公告)日:2017-03-01
申请号:CN201310187908.3
申请日:2013-05-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L21/20 , H01L29/06 , H01L27/04
CPC classification number: H01L21/02532 , H01L21/02381 , H01L21/02488 , H01L21/0257 , H01L21/02587 , H01L21/76262 , H01L29/0619 , H01L29/36 , H01L29/66325 , H01L29/7394
Abstract: 本发明是多层衬底。集成电路的衬底包括具有原载流子浓度的器件晶圆和设置在器件晶圆上方的外延层。外延层具有第一载流子浓度。第一载流子浓度高于原载流子浓度。
-