-
公开(公告)号：CN108123712A
公开(公告)日：2018-06-05
申请号：CN201711046545.6
申请日：2017-10-31
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H03L7/0991 , H03L7/085 , H03L7/087 , H03L7/0995 , H03L7/113 , H03L7/183 , H03L2207/06
Abstract: 本发明提供了一种混合锁相环(PLL)器件，该混合锁相环(PLL)器件结合了数字控制环路和模拟控制环路的优势。例如，混合PLL包括接收混合PLL的输入参考信号和输出信号并生成数字调节字的数字控制环路。混合PLL还包括接收混合PLL的输入参考信号和输出信号并生成输出电压的模拟控制环路。混合PLL还包括混合振荡器。在混合PLL的频率跟踪运行模式期间，数字控制环路的振荡控制器使用数字调节字控制混合振荡器并禁用模拟控制环路。在混合PLL的相位跟踪运行模式期间，振荡控制器使能模拟控制环路以控制混合振荡器。本发明还提供了一种混合锁相环器件的运行方法。
-
公开(公告)号：CN106921381A
公开(公告)日：2017-07-04
申请号：CN201610978774.0
申请日：2016-11-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0175
CPC classification number: H03K3/012 , H03K5/04 , H03K19/0013 , H03K19/00361 , H03K19/018507 , H03K19/018521 , H03K19/017509
Abstract: 一种示例性电路包括：转换速率驱动器，用以提供输出电压；第一电压提供器，用以因应于处于第一范围内的所述输出电压来提供第一输入电压至所述转换速率驱动器；以及第二电压提供器，用以因应于处于第二范围内的所述输出电压来提供第二输入电压至所述转换速率驱动器。所述转换速率驱动器进一步用以至少部分地基于所述第一输入电压或所述第二输入电压来改变所述输出电压。
-
公开(公告)号：CN102237026B
公开(公告)日：2015-05-20
申请号：CN201010280592.9
申请日：2010-09-10
Applicant: 台湾积体电路制造股份有限公司
IPC: G09G3/00 , G09G3/36 , G01R31/3187
CPC classification number: G09G3/3685 , G09G3/006 , G09G2310/027 , G09G2310/0291 , G09G2330/12
Abstract: 本发明涉及一种液晶显示器(LCD)来源驱动器的内建自测试(built-inself-test，BIST)电路及方法，所述电路包括：至少一数字模拟转换器(DAC)；和至少一缓冲器，其耦接到个别DAC，其中该缓冲器可重新配置为一比较器。一第一输入信号和一第二输入信号耦接到该比较器。该第一输入信号是一预定参考电压水平。第二输入信号是在一测试偏移范围内的一测试电压。
-
公开(公告)号：CN104052454A
公开(公告)日：2014-09-17
申请号：CN201410084380.1
申请日：2014-03-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0175
Abstract: 本发明公开了一种用于高密度集成电路的电平转换器，用于在核心电压范围的电压和较大的I/O电压范围的电压之间进行转换。电平转换器具有作为在核心电压范围内操作的核心器件的互连晶体管。电平转换器连接至处于I/O电压范围的第一和第二电源接口。用作核心器件的电压钳位元件的阈值电压大于或等于I/O电压范围和核心电压范围之间的压差，并且被配置为防止晶体管受到超过核心电压范围的过压。电平转换器的输入在核心电压范围内。电平转换器输出信号的高电平为I/O电压范围的高电压且低电平比核心电压范围的低电压电平大接近一个阈值电压。
-
公开(公告)号：CN102683169A
公开(公告)日：2012-09-19
申请号：CN201210039247.5
申请日：2012-02-20
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/0207
Abstract: 公开了用于半导体失配减少的系统和方法。实施例包括：半导体器件的高密度区域和低密度区域的导体密度和有源区域密度。为了提高导体密度和有源区域密度，可以将伪材料添加至低密度区域，从而减少了在高密度区域和低密度区域之间的内部密度失配。另外，可以将类似处理用于减少在位于半导体衬底上的不同区域之间的外部失配。一旦已经减少了这些失配，为了减少导体密度失配和有源区域密度失配，就可以额外填充围绕不同区域的空白区域。
-
Patent Agency Ranking
公开(公告)号：CN115622555A
公开(公告)日：2023-01-17
申请号：CN202210618134.4
申请日：2022-06-01
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本案的一实施例提供了级联锁相回路的电路以及产生信号的方法。第一锁相回路接收具有第一频率的参考时钟信号并产生与参考时钟信号相位对准的高频时钟信号。第一分频器将高频时钟信号分频以产生中频时钟信号，第二分频器将中频时钟信号分频以产生低频参考时钟信号。第二锁相回路接收低频参考时钟信号并产生输出信号及频率增加信号。延迟锁相回路接收中频时钟信号以及频率增加信号并基于频率增加信号延迟中频时钟信号以产生重新对准时钟信号。第二锁相回路接收重新对准时钟信号，并根据重对准时钟信号调整输出信号与低频参考时钟信号的相位差。
-
公开(公告)号：CN115296665A
公开(公告)日：2022-11-04
申请号：CN202210587447.8
申请日：2022-05-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种锁相回路、压控振荡器以及调谐方法，通过应用调谐阵列选择电路、解码器以及压控振荡器，可以克服以往的锁相回路的一些缺点。例如，压控振荡器可以包含粗调阵列以及微调阵列。粗调阵列可以用于调谐压控振荡器，以产生在宽频率范围内的信号。微调阵列可以用于调谐压控振荡器，以产生在窄频率范围内的信号。在一个实施例中，窄频率范围在宽频率范围内。调谐阵列选择电路可以协调对适当微调装置以及窄调装置的选择，以减少转换抖动并降低锁相回路失锁的风险。
-
公开(公告)号：CN114239474A
公开(公告)日：2022-03-25
申请号：CN202110902419.6
申请日：2021-08-06
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/3947 , G06F30/398
Abstract: 本发明实施例涉及优化布局单元。本发明实施例揭露一种用于集成电路IC布局设计中的单元放置的实例方法。所述方法包含：定义用于电路实施方案的布局单位及将多个布局单位布置成布局单元。所述方法还包含：编辑所述布局单元以连接所述布局单位的第一组以表示所述电路实施方案且连接所述布局单位的第二组以表示非功能性电路。此外，所述方法包含：将一或多个虚拟填充结构插入所述布局单元的未被布局单位的所述第一组及所述第二组占用的区中。
-
公开(公告)号：CN113572457A
公开(公告)日：2021-10-29
申请号：CN202110198813.6
申请日：2021-02-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K5/156
Abstract: 一种工作周期调整系统、调整工作周期的方法及电路，工作周期调整系统包括：一时间数字转换器，用以自一输入信号产生多个时间数字码；一工作周期索引产生器，用以基于所述多个时间数字码来计算该输入信号的一工作周期，且基于被计算的该工作周期来指派一工作周期索引；一输入相位指派产生器，用以基于该工作周期索引来产生一第一输出及一第二输出；一第一延迟线，用以延迟该第一输出以产生一第三输出；以及一工作周期产生器，用以基于该第三输出及该第二输出来调整该输入信号的该工作周期。此外，调整工作周期的方法及电路亦在此揭露。
-
-
-
-
-
-
-
-
-
Search Results
44
records
(took 0.032 seconds)
