-
公开(公告)号:CN114239474A
公开(公告)日:2022-03-25
申请号:CN202110902419.6
申请日:2021-08-06
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/3947 , G06F30/398
Abstract: 本发明实施例涉及优化布局单元。本发明实施例揭露一种用于集成电路IC布局设计中的单元放置的实例方法。所述方法包含:定义用于电路实施方案的布局单位及将多个布局单位布置成布局单元。所述方法还包含:编辑所述布局单元以连接所述布局单位的第一组以表示所述电路实施方案且连接所述布局单位的第二组以表示非功能性电路。此外,所述方法包含:将一或多个虚拟填充结构插入所述布局单元的未被布局单位的所述第一组及所述第二组占用的区中。