公开(公告)号：CN109142901A

公开(公告)日：2019-01-04

申请号：CN201810679754.2

申请日：2018-06-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黃天建

IPC: G01R29/26

Abstract: 本揭露实施例涉及一种噪声检测电路。该噪声检测电路包含：第一晶体管，其经配置以接收时钟信号的经延迟版本；第二晶体管，其经配置以接收参考时钟信号的经延迟版本；和锁存电路，其在第一节点处耦合到所述第一晶体管且在第二节点处耦合到所述第二晶体管，且经配置以基于所述时钟信号和所述参考时钟信号的转变边缘之间的时序差是否超出预定义的时序偏移阈值而分别锁存所述第一节点和所述第二节点处的电压电平的逻辑状态。

公开(公告)号：CN114239474A

公开(公告)日：2022-03-25

申请号：CN202110902419.6

申请日：2021-08-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈瑞滨 ,  黃天建 ,  谭传耀

IPC: G06F30/3947 ,  G06F30/398

Abstract: 本发明实施例涉及优化布局单元。本发明实施例揭露一种用于集成电路IC布局设计中的单元放置的实例方法。所述方法包含：定义用于电路实施方案的布局单位及将多个布局单位布置成布局单元。所述方法还包含：编辑所述布局单元以连接所述布局单位的第一组以表示所述电路实施方案且连接所述布局单位的第二组以表示非功能性电路。此外，所述方法包含：将一或多个虚拟填充结构插入所述布局单元的未被布局单位的所述第一组及所述第二组占用的区中。