公开(公告)号：CN103208517A

公开(公告)日：2013-07-17

申请号：CN201210546428.7

申请日：2012-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 莫亦先 ,  陈筱筑 ,  江木吉

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L21/845 ,  H01L21/823431 ,  H01L27/0886 ,  H01L27/1211 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

Abstract: 本发明公开了一种器件，该器件包括衬底、在所述衬底的顶面的隔离区，以及在所述隔离区上方的半导体鳍状件。半导体鳍状件具有小于大约的鳍状件高度，其中鳍状件高度从半导体鳍状件的顶面到隔离区的顶面测量得到。本发明还公开了控制FinFET结构中的鳍状件高度。

公开(公告)号：CN116246946A

公开(公告)日：2023-06-09

申请号：CN202310034092.4

申请日：2023-01-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张又仁 ,  陈志仰 ,  陈华丰 ,  潘国华 ,  江木吉

IPC: H01L21/027 ,  G03F1/70 ,  H01L21/308 ,  H01L21/8234

Abstract: 根据本申请的实施例提供了制造半导体器件的方法。在制造半导体器件的方法中，获得初始图案布局。初始图案布局包括鳍图案，鳍图案包括将形成为有源鳍结构的有源鳍图案和不形成为实际鳍结构或者将被去除的伪鳍图案。鳍图案的位置被修改如下。将相邻的有源鳍图案之间的间距增加第一量，将伪鳍图案之间的间距减小第二量，以及将伪鳍图案中的一个伪鳍图案和与该伪鳍图案相邻的有源鳍图案中一个有源鳍图案之间的间距减小第三量。放置芯轴图案，使得修改了位置的鳍图案沿着芯轴图案的纵向边缘放置。

公开(公告)号：CN113990869A

公开(公告)日：2022-01-28

申请号：CN202110894963.0

申请日：2021-08-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林大钧 ,  叶冠麟 ,  林俊仁 ,  潘国华 ,  江木吉 ,  廖忠志

IPC: H01L27/092 ,  H01L21/8238

Abstract: 提供一种半导体装置。设置第一源极/漏极结构于基板上方。设置第二源极/漏极结构于基板上方。隔离结构设置于第一源极/漏极结构以及第二源极/漏极结构之间。第一源极/漏极结构与隔离结构的第一侧壁形成实质上线性的第一界面。第二源极/漏极结构与隔离结构的第二侧壁形成实质上线性的第二界面。第一源极/漏极接触件在多个方向围绕第一源极/漏极结构。第二源极/漏极接触件在多个方向围绕第二源极/漏极结构。隔离结构设置于第一源极/漏极接触件以及第二源极/漏极接触件之间。

公开(公告)号：CN105470302B

公开(公告)日：2018-08-28

申请号：CN201510411909.0

申请日：2015-07-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘家助 ,  陈桂顺 ,  江木吉 ,  陈昭成

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/66 ,  H01L21/28

CPC classification number: H01L29/66545 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823481 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/7856

Abstract: 本发明提供一种在多栅极器件结构内实施伪栅极结构的结构和方法，其中包括半导体器件，该半导体器件包括将第一有源区和第二有源区分隔开的隔离区。第一有源区邻近隔离区的第一侧而第二有源区邻近隔离区的第二侧。包括源极、漏极和栅极的器件形成在第一有源区内。源极区和漏极区中的其中一个邻近隔离区设置。伪栅极至少部分地形成在隔离区上方且邻近于源极区和漏极区中邻近隔离区设置的其中那个区域。在多个实例中，栅极包括具有第一厚度的第一介电层而伪栅极包括具有大于第一厚度的第二厚度的第二介电层。

公开(公告)号：CN103165415B

公开(公告)日：2016-05-04

申请号：CN201210213759.9

申请日：2012-06-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘家助 ,  梁铭彰 ,  江木吉 ,  陈桂顺

IPC: H01L21/027 ,  H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L21/0337 ,  H01L21/28132 ,  H01L21/3086 ,  H01L21/32139 ,  H01L27/10826 ,  H01L29/42376 ,  H01L29/517 ,  H01L29/66795 ,  H01L29/78 ,  H01L29/785

Abstract: 本发明公开了一种制造半导体器件的方法，包括：在提供的衬底上形成多个线元件。所述多个线元件包括：第一线元件，具有第一宽度的第一区和第二宽度的偏移区。所述第二宽度不同于所述第一宽度。然后形成与多个线部件中的包括偏移区的每一个的侧壁邻接的间隔元件，在偏移区所述间隔元件可被移位。在形成所述间隔元件后，从所述衬底去除从衬底开始的所述多个线元件。在去除所述多个线元件后使用所述间隔元件蚀刻下面的层。本发明还公开了具有偏移部件的半导体器件。

公开(公告)号：CN103295904A

公开(公告)日：2013-09-11

申请号：CN201210207901.9

申请日：2012-06-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 莫亦先 ,  陈筱筑 ,  江木吉

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423

CPC classification number: H01L29/66545 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

Abstract: 形成轻掺杂漏极(LDD)延伸的系统和方法。实施例包括在半导体鳍片上形成栅电极以及在栅电极上方形成介电层。然后蚀刻栅电极以暴露出半导体鳍片的一部分。鳍片的暴露部分包括LDD延伸。本发明提供具有LDD延伸的FinFET设计。

公开(公告)号：CN101241931A

公开(公告)日：2008-08-13

申请号：CN200710106564.3

申请日：2007-06-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖忠志 ,  江木吉

IPC: H01L29/78 ,  H01L29/36

CPC classification number: H01L29/7833 ,  H01L21/26513 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/1083 ,  H01L29/517 ,  H01L29/665

Abstract: 本发明提供一种半导体结构，包括：衬底；第一栅极介电层，在该半导体衬底上；第一栅极层，在该第一栅极介电层上；第一轻掺杂源极及漏极区域，在该半导体衬底中，并邻接该第一栅极介电层，其中该第一轻掺杂源极及漏极区域包含砷元素；及第一深层源极及漏极区域，在该半导体衬底中，并邻接该第一栅极介电层，其中该第一深层掺杂源极及漏极区域包含磷元素，其中在该第一深层源极及漏极区域中的第一磷结深大于在该第一深层源极及漏极区域中的第一砷结深3倍。本发明能够防止因注入杂质而产生管线效应，从而避免产生结漏电流。

公开(公告)号：CN113594160A

公开(公告)日：2021-11-02

申请号：CN202110733956.2

申请日：2021-06-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林大钧 ,  叶冠麟 ,  林俊仁 ,  潘国华 ,  江木吉

IPC: H01L27/092 ,  H01L21/8238 ,  H01L27/11

Abstract: 本公开实施例提出一种半导体装置。半导体装置包括第一有源区及第二有源区，布设于基板之上。第一源极/漏极部件成长于第一有源区之上。第二源极/漏极部件成长于第二有源区之上。层间电介质(ILD)布设于第一源极/漏极部件及第二源极/漏极部件周围。隔离结构垂直延伸穿越ILD。隔离结构分离第一源极/漏极部件及第二源极/漏极部件。

公开(公告)号：CN103367407B

公开(公告)日：2017-06-16

申请号：CN201210418806.3

申请日：2012-10-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘家助 ,  陈桂顺 ,  江木吉

IPC: H01L29/423 ,  H01L21/28

CPC classification number: H01L21/28123 ,  H01L29/42372 ,  H01L29/78

Abstract: 本发明提供一种半导体器件。该半导体器件包括在衬底上方形成的不通电的伪栅极。伪栅极具有伸长的形状并且沿着第一方向定向。半导体器件包括在衬底上方形成的第一功能栅极。第一功能栅极具有伸长的形状并且沿着第一方向定向。第一功能栅极在与第一方向垂直的第二方向上与伪栅极分离。第一导电接触件形成在第一功能栅极上。半导体器件包括在衬底上方形成的第二功能栅极。第二功能栅极具有伸长的形状并且沿着第一方向定向。第二功能栅极在第一方向上与伪栅极对准并且与伪栅极物理分离。第二导电接触件形成在第二功能栅极上。本发明提供了不通电的伪栅极。

公开(公告)号：CN103515195B

公开(公告)日：2016-08-31

申请号：CN201310203942.5

申请日：2013-05-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈华丰 ,  王淑慧 ,  江木吉

IPC: H01L21/02 ,  H01L23/64

CPC classification number: H01L29/435 ,  H01L27/0629 ,  H01L27/0802 ,  H01L28/20 ,  H01L28/24 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/4941 ,  H01L29/66545 ,  H01L29/7848 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体结构可以包括位于衬底上的与诸如晶体管的其他器件同时形成的电阻器。图案化在衬底上形成的扩散阻挡层以形成电阻器和位于晶体管栅极下方的阻挡层。以与晶体管的栅极相同的方式和同时在电阻器上形成填充材料、第一连接件和第二连接件。去除填充材料以形成位于衬底上的电阻器。本发明还提供了衬底电阻器及其制造方法。