-
公开(公告)号：CN109599386B
公开(公告)日：2020-11-20
申请号：CN201811132804.1
申请日：2018-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768
Abstract: 本发明描述了一种具有局部互连结构的装置。该装置可包括第一晶体管、第二晶体管、第一互连结构、第二互连结构和第三互连结构。局部互连结构可以耦合至第一晶体管和第二晶体管的栅极端子，并且在与连接至地和电源电压的参考金属线相同的互连层级处进行布线。第一互连结构可以耦合至第一晶体管的源极/漏极端子并且在局部互连结构之上进行布线。第二互连结构可以耦合至第二晶体管的源极/漏极端子并且在局部互连结构之上进行布线。第三互连结构可以在局部互连结构之上并且在与第一互连结构和第二互连结构相同的互连层级处布线。本发明的实施例还提供了局部互连结构、半导体集成电路装置及其制造方法。
-
公开(公告)号：CN110021522A
公开(公告)日：2019-07-16
申请号：CN201811446618.5
申请日：2018-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336 , H01L29/423 , H01L29/78
Abstract: 半导体器件包括：掩埋金属线，设置在半导体衬底中；第一介电材料，位于掩埋金属线的第一侧壁上，和第二介电材料，位于掩埋金属线的第二侧壁上；第一多个鳍，设置为邻近掩埋金属线的第一侧壁；第二多个鳍，设置为邻近掩埋金属线的第二侧壁；第一金属栅极结构，位于第一多个鳍上和掩埋金属线上，其中第一金属栅极结构延伸穿过第一介电材料以接触掩埋金属线，以及第二金属栅极结构，位于第二多个鳍上和掩埋金属线上。本发明的实施例还涉及用于FinFET器件的掩埋金属和方法。
-
公开(公告)号：CN108122833A
公开(公告)日：2018-06-05
申请号：CN201711103608.7
申请日：2017-11-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
CPC classification number: H01L21/76897 , H01L21/02126 , H01L21/02164 , H01L21/02167 , H01L21/0217 , H01L21/02178 , H01L21/31111 , H01L21/76816 , H01L21/76832 , H01L21/76834 , H01L21/76877 , H01L21/76883 , H01L21/76885 , H01L23/5226 , H01L23/528 , H01L23/53209 , H01L23/53228 , H01L23/53257 , H01L23/53295 , H01L21/76802
Abstract: 一种自对准通孔及利用由双重沟槽约束的自对准工艺形成所述通孔来制作半导体装置的方法。所述方法包括形成第一沟槽及在所述第一沟槽中沉积第一金属。此后，所述工艺包括在第一金属之上沉积介电层，使得所述介电层的顶表面处于与第一沟槽的顶表面实质上相同的水平高度。接下来，形成第二沟槽且通过蚀刻介电层的被第一沟槽与所述第二沟槽之间的重叠区暴露出的部分来形成通孔。通孔暴露出第一金属的一部分，且在第二沟槽中沉积第二金属，使得所述第二金属电耦合到所述第一金属。
-
公开(公告)号：CN110676304B
公开(公告)日：2022-11-01
申请号：CN201910439996.9
申请日：2019-05-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L21/336 , H01L29/78
Abstract: 一种制造半导体器件的方法包括：在半导体衬底上形成沿第一方向延伸的多个鳍结构。每个鳍结构包括靠近半导体衬底的第一区域和远离半导体衬底的第二区域。在第一相邻鳍结构对的第一区域之间形成导电层。在鳍结构的第二区域上方形成沿与第一方向基本垂直的第二方向延伸的栅电极结构，并且在栅电极结构上形成包括至少一条导线的金属化层。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN110021597B
公开(公告)日：2022-04-19
申请号：CN201811446625.5
申请日：2018-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本发明的实施例描述了非平面半导体器件及其制造方法，非平面半导体器件诸如为具有一个或多个金属轨导体的鳍式场效应晶体管(finFET)。在一些情况下，一个或多个金属轨导体可以电连接至这些非平面半导体器件的栅极、源极和/或漏极区域。在这些情况下，可以利用一个或多个金属轨导体将各个非平面半导体器件的栅极、源极和/或漏极区域电连接至各种非平面半导体器件和/或其它半导体器件的其它栅极、源极和/或漏极区域。然而，在其它情况下，一个或多个金属轨导体可以与这些各个非平面半导体器件的栅极、源极和/或漏极区域隔离。这种隔离防止了一个或多个金属轨导体与这些非平面半导体器件的栅极、源极和/或漏极区域之间的电连接。
-
Patent Agency Ranking
公开(公告)号：CN107785429B
公开(公告)日：2022-03-25
申请号：CN201611093056.1
申请日：2016-12-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 一种在基板上形成鳍片的方法被提出。此方法包括沉积第一鳍片间隔与第二鳍片间隔在具有一硬遮罩的基板的多个位置上，其中第一鳍片间隔包括所需第一鳍片间隔与虚设第一鳍片间隔，且第二鳍片间隔包括所需第二鳍片间隔与虚设第二鳍片间隔。此方法还包括在第一鳍片间隔与第二鳍片间隔之下的基板上形成鳍片。鳍片包括多个虚设鳍片与多个所需鳍片。此方法还包括个别地移除虚设第一鳍片间隔，而不移除虚设第二鳍片间隔，移除虚设第二鳍片间隔，以及移除虚设鳍片。
-
公开(公告)号：CN110556362A
公开(公告)日：2019-12-10
申请号：CN201910462226.6
申请日：2019-05-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L27/088 , H01L21/8234
Abstract: 本发明实施例涉及一种集成背侧电源网格的半导体装置及其相关的集成电路与制造方法，所述半导体装置包含衬底、介电区、多个导电区、第一导电轨及导电结构。所述介电区位于所述衬底上。所述多个导电区位于所述介电区上。所述第一导电轨位于所述介电区内，且电连接到所述多个导电区的第一导电区。所述导电结构经布置以穿透所述衬底且形成于所述第一导电轨下方。所述导电结构电连接到所述第一导电轨。
-
公开(公告)号：CN109599386A
公开(公告)日：2019-04-09
申请号：CN201811132804.1
申请日：2018-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768
Abstract: 本发明描述了一种具有局部互连结构的装置。该装置可包括第一晶体管、第二晶体管、第一互连结构、第二互连结构和第三互连结构。局部互连结构可以耦合至第一晶体管和第二晶体管的栅极端子，并且在与连接至地和电源电压的参考金属线相同的互连层级处进行布线。第一互连结构可以耦合至第一晶体管的源极/漏极端子并且在局部互连结构之上进行布线。第二互连结构可以耦合至第二晶体管的源极/漏极端子并且在局部互连结构之上进行布线。第三互连结构可以在局部互连结构之上并且在与第一互连结构和第二互连结构相同的互连层级处布线。本发明的实施例还提供了局部互连结构、半导体集成电路装置及其制造方法。
-
公开(公告)号：CN108122778A
公开(公告)日：2018-06-05
申请号：CN201711217841.8
申请日：2017-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 一种制造半导体装置的方法包括：在衬底上沉积第一材料；在所述衬底上沉积第二材料，所述第二材料的蚀刻选择性与所述第一材料的蚀刻选择性不同；在所述第一材料及所述第二材料上沉积间隔壁材料；以及使用所述间隔壁材料作为蚀刻掩模来蚀刻所述衬底，以在所述第一材料之下形成鳍以及在所述第二材料之下形成鳍。
-
公开(公告)号：CN107785429A
公开(公告)日：2018-03-09
申请号：CN201611093056.1
申请日：2016-12-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/423
CPC classification number: H01L29/66795 , H01L21/30604 , H01L21/3085 , H01L21/76224 , H01L29/6681 , H01L29/42316 , H01L29/7855
Abstract: 一种在基板上形成鳍片的方法被提出。此方法包括沉积第一鳍片间隔与第二鳍片间隔在具有一硬遮罩的基板的多个位置上，其中第一鳍片间隔包括所需第一鳍片间隔与虚设第一鳍片间隔，且第二鳍片间隔包括所需第二鳍片间隔与虚设第二鳍片间隔。此方法还包括在第一鳍片间隔与第二鳍片间隔之下的基板上形成鳍片。鳍片包括多个虚设鳍片与多个所需鳍片。此方法还包括个别地移除虚设第一鳍片间隔，而不移除虚设第二鳍片间隔，移除虚设第二鳍片间隔，以及移除虚设鳍片。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.034 seconds)
