公开(公告)号：CN102610644B

公开(公告)日：2014-08-13

申请号：CN201110436081.6

申请日：2011-12-22

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  黄芊芊 ,  杨东 ,  张兴

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336 ,  H01L21/762

Abstract: 本发明公开了一种抑制辐射引起的背栅泄漏电流的SOI器件及其制备方法。本发明的SOI器件包括半导体衬底、埋氧层、半导体体区、栅区、源区和漏区、栅侧墙以及LDD区，其中在半导体体区引入两个防止泄漏通道产生的隔离保护层，该隔离保护层位于半导体体区中埋氧层的正上方，分别紧临源区和漏区。本发明中的隔离保护层的禁带宽度远远大于硅材料的禁带宽度，所以反型电子在源区和漏区间移动需要克服较大的势垒高度，背栅反型的导电通道很难形成，抑制了辐射时背栅泄漏电流的产生。本发明基于SOI器件的常规工艺，制作方法简单，不需要引入额外的光刻版，且由于隔离保护层并未延展至整个背栅沟道，减小了对前栅阈值电压的影响。

公开(公告)号：CN102522424B

公开(公告)日：2014-04-30

申请号：CN201110436842.8

申请日：2011-12-23

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  黄芊芊 ,  杨东 ,  张兴

IPC: H01L29/32 ,  H01L27/092 ,  H01L21/8238

CPC classification number: H01L29/7833 ,  H01L21/823878 ,  H01L27/0921 ,  H01L29/32

Abstract: 本发明公开了一种减小电荷共享效应的CMOS器件及其制备方法。本发明的CMOS器件在隔离区的正下方设置俘获载流子的附加隔离区。该附加隔离区的材料为多孔硅等，由于多孔硅是一种通过电化学阳极氧化单晶硅片形成的海绵状结构的功能材料，多孔硅的表面层内存在大量的微孔和悬挂键。这些缺陷会在多孔硅的禁带中央形成缺陷态，缺陷态可俘获载流子，导致电阻增大，且随着腐蚀电流密度的增大，孔隙率增大，多孔硅中的缺陷增多。本发明中利用多孔硅中缺陷态俘获载流子的特性可减小重离子引起的电荷共享效应，浅沟道隔离STI区和下方隔离区的形成只需要一次光刻，工艺简单，且可以极大地提高集成电路的抗辐射性能。

公开(公告)号：CN102386186B

公开(公告)日：2014-02-19

申请号：CN201110359705.9

申请日：2011-11-14

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  黄芊芊 ,  杨东 ,  张兴

IPC: H01L27/092 ,  H01L29/08 ,  H01L21/8238

CPC classification number: H01L29/6653 ,  H01L21/823814 ,  H01L29/1083 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明公开了一种减小辐射产生电荷收集的CMOS器件及其制备方法。本发明的CMOS器件在源区和漏区的正下方设置重掺杂的抑制电荷收集区，该区域的掺杂类型和源区和漏区的掺杂类型相反，且掺杂浓度不小于源区和漏区的掺杂浓度。抑制电荷收集区的横向范围略小于或者等于源区和漏区的横向范围，且向沟道的横向位置不超过源区和漏区的边缘。本发明的CMOS器件可以大大减小单粒子作用下出现的“漏斗”范围，使在电场作用下瞬时收集的电荷减小。由于耗尽层宽度变窄，在“漏斗”范围内的电子空穴对扩散至耗尽层边缘更加困难，因此敏感节点收集的电荷会大大降低，有效抑制单粒子瞬态对集成电路造成的影响。

公开(公告)号：CN103367450A

公开(公告)日：2013-10-23

申请号：CN201310167855.9

申请日：2013-05-09

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  武唯康 ,  冯慧

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明公开了一种抗辐射加固的SOI器件及其制备方法。本发明的SOI器件包括半导体衬底、埋氧层、体区、栅区、源区和漏区、栅侧墙、LDD区及隔离氧化层，其中，在体区的下表面和埋氧层的上表面之间，以及体区在宽度方向上的两个侧壁与隔离氧化层之间设置有U型保护层，沿着沟道的宽度方向形状成U型。本发明在体区中引入U型保护层，即使辐射使得在厚的埋氧层和隔离氧化层中陷入大量的电荷，重掺杂的U型保护层也很难发生反型。对于全耗尽SOI器件，由于埋氧上方存在重掺杂区，背面体区-埋氧层界面处的表面电势不容易受到辐射在埋氧中陷入的正电荷的影响，因此引入重掺杂的U型可以减小辐射对全耗尽SOI器件前栅阈值电压的影响。

公开(公告)号：CN102938418A

公开(公告)日：2013-02-20

申请号：CN201210440187.8

申请日：2012-11-07

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  黄良喜 ,  武唯康 ,  张兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明公开了一种抑制辐射引起的背栅泄漏电流的SOI器件及其制备方法。本发明的SOI器件包括：衬底、埋氧层、半导体体区、栅区、源区和漏区、栅侧墙、轻掺杂漏LDD区以及防泄漏区；防泄漏区凹陷在埋氧层内，并且位于半导体体区之下。本发明光刻SOI器件的埋氧层形成凹陷区，外延生长半导体材料并对其分区域进行掺杂，形成防泄漏区，位于中间的第二部分为重掺杂区，不易被辐射在埋氧形成的带正电的陷阱电荷反型，可以有效地抑制辐射引起的SOI器件的背栅泄漏电流，增加了SOI器件在辐射环境下的可靠性。本发明只需要在常规SOI器件的制备过程中引入光刻、外延及离子注入掺杂等常规工艺方法，因此，工艺流程简单且与现有的工艺技术兼容。

公开(公告)号：CN102769016A

公开(公告)日：2012-11-07

申请号：CN201210289276.7

申请日：2012-08-14

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  武唯康 ,  黄良喜

IPC: H01L27/092 ,  H01L29/78 ,  H01L23/552 ,  H01L21/8238

CPC classification number: H01L27/092 ,  H01L21/8238 ,  H01L21/823814 ,  H01L21/823828 ,  H01L21/823885 ,  H01L29/66636 ,  H01L29/66666 ,  H01L29/7788 ,  H01L29/7827

Abstract: 本发明公开了一种抗辐射的CMOS器件及其制备方法，属于CMOS集成电路技术领域。该CMOS器件包括衬底、源区、漏区以及位于衬底上的垂直沟道，在垂直沟道内增加一介质保护区一，该介质保护区一位于垂直沟道中央，将垂直沟道分为两部分，所述介质保护区一的高度等于垂直沟道长度，以有源硅台中轴线为中心，介质保护区一的边缘距离沟道外侧为20～100nm；同时在衬底上的源区或漏区的下方设有介质保护区二，该介质保护区二的长度与源区或漏区的长度相等，所述介质保护区二的高度为10～50nm。本发明由于增加介质保护区，可有效隔断器件源区和漏区收集电荷的路径，改善了器件的单粒子特性。

公开(公告)号：CN102938418B

公开(公告)日：2015-08-12

申请号：CN201210440187.8

申请日：2012-11-07

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  黄良喜 ,  武唯康 ,  张兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明公开了一种抑制辐射引起的背栅泄漏电流的SOI器件及其制备方法。本发明的SOI器件包括：衬底、埋氧层、半导体体区、栅区、源区和漏区、栅侧墙、轻掺杂漏LDD区以及防泄漏区；防泄漏区凹陷在埋氧层内，并且位于半导体体区之下。本发明光刻SOI器件的埋氧层形成凹陷区，外延生长半导体材料并对其分区域进行掺杂，形成防泄漏区，位于中间的第二部分为重掺杂区，不易被辐射在埋氧形成的带正电的陷阱电荷反型，可以有效地抑制辐射引起的SOI器件的背栅泄漏电流，增加了SOI器件在辐射环境下的可靠性。本发明只需要在常规SOI器件的制备过程中引入光刻、外延及离子注入掺杂等常规工艺方法，因此，工艺流程简单且与现有的工艺技术兼容。

公开(公告)号：CN102769016B

公开(公告)日：2015-01-14

申请号：CN201210289276.7

申请日：2012-08-14

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  武唯康 ,  黄良喜

IPC: H01L27/092 ,  H01L29/78 ,  H01L23/552 ,  H01L21/8238

CPC classification number: H01L27/092 ,  H01L21/8238 ,  H01L21/823814 ,  H01L21/823828 ,  H01L21/823885 ,  H01L29/66636 ,  H01L29/66666 ,  H01L29/7788 ,  H01L29/7827

Abstract: 本发明公开了一种抗辐射的CMOS器件及其制备方法，属于CMOS集成电路技术领域。该CMOS器件包括衬底、源区、漏区以及位于衬底上的垂直沟道，在垂直沟道内增加一介质保护区一，该介质保护区一位于垂直沟道中央，将垂直沟道分为两部分，所述介质保护区一的高度等于垂直沟道长度，以有源硅台中轴线为中心，介质保护区一的边缘距离沟道外侧为20～100nm；同时在衬底上的源区或漏区的下方设有介质保护区二，该介质保护区二的长度与源区或漏区的长度相等，所述介质保护区二的高度为10～50nm。本发明由于增加介质保护区，可有效隔断器件源区和漏区收集电荷的路径，改善了器件的单粒子特性。

公开(公告)号：CN103311301A

公开(公告)日：2013-09-18

申请号：CN201310169244.8

申请日：2013-05-09

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  武唯康 ,  冯慧

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/78648

Abstract: 本发明公开了一种抑制辐射引起背栅泄漏电流的SOI器件及其制备方法。本发明的SOI器件包括半导体衬底、埋氧层、体区、栅区、源区和漏区、栅侧墙以及LDD区，其中，位于SOI器件体区正下方的埋氧层的厚度在10nm以下，并且在体区正下方的埋氧层与衬底之间设置有高掺杂的埋氧电荷控制层。本发明在体区正下方的埋氧层的厚度减薄至10nm以下，辐射时该区域陷入的正电荷数量也随之减小；同时使体区内的电子遂穿入薄的埋氧层并与辐射产生的陷阱正电荷发生复合的概率增大；并且埋氧电荷控制层，降低了辐射在埋氧中的陷阱正电荷对体区电势的影响。本发明利用简单的制备方法，在不影响常规电学特性的前提下，有效的改善了SOI器件的辐射响应。

公开(公告)号：CN102163568B

公开(公告)日：2012-10-10

申请号：CN201110053772.8

申请日：2011-03-07

Applicant: 北京大学

Inventor： 杨东 ,  谭斐 ,  安霞 ,  黄如 ,  张兴

IPC: H01L21/66 ,  G01R31/26 ,  G06F17/50

CPC classification number: G01R31/2621 ,  H01L22/14

Abstract: 本发明公布了一种提取MOS管沿沟道电荷分布的方法，应用于MOS管中界面态与栅介质电荷分布的提取。包括：把一个MOS管加入到测试电路中，用电荷泵电流测试法测得应力前后MOS管两条漏端开路或源端开路的电荷泵电流曲线，一条为原始曲线，一条为应力后曲线；寻找原始曲线上任意一点A对应到应力后曲线上一点B，通过局部点的电荷泵电流变化量和电压的变化估算局部产生界面态电荷和栅介质层电荷量。与现有的提取分布方法相比，这种方法在能够计算机的辅助下能简单快捷提取出从漏或源端到沟道中电荷的分布，省去了大量的繁琐的反复测试，可以为器件可靠性的改进提供有效的依据。