-
公开(公告)号：CN104485416B
公开(公告)日：2018-11-27
申请号：CN201410669565.9
申请日：2014-11-20
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明提供一种采用超材料电极结构的阻变存储器及其制备方法。该阻变存储器包括衬底和位于衬底上的电极‑阻变层‑电极结构，所述电极采用能够对电磁场产生共振的超材料结构。首先在衬底上采用传统半导体CMOS工艺生长阻变薄膜材料层；然后利用光刻胶作为牺牲层，利用传统半导体CMOS工艺的光刻技术，通过牺牲层在阻变薄膜材料层上刻蚀出超材料结构的电极图形；再在刻蚀出的图形上淀积金属电极材料，去除牺牲层后即形成阻变存储器结构。本发明将超材料做成电极结构应用在阻变存储器中，通过电磁波的非接触式激励来实现存储状态的改变，可以应用到电磁开关、电磁波探测等方面，极大的丰富了阻变存储器的应用。
-
公开(公告)号：CN106229407A
公开(公告)日：2016-12-14
申请号：CN201610809598.8
申请日：2016-09-08
Applicant: 北京大学
IPC: H01L45/00
CPC classification number: H01L45/14 , H01L45/16 , H01L45/165
Abstract: 本发明提供一种高一致性的阻变存储器件及其制备方法，属于CMOS超大规模集成电路技术领域。该阻变存储器包括衬底和位于衬底上的下电极-阻变薄膜-上电极结构，下电极位于衬底之上，上、下电极之间为阻变薄膜，所述阻变薄膜的局部掺杂金属，所述掺杂区域为器件工作区域的50％—10％。本发明阻变存储器的到底通道更加容易在局域化掺杂的区域形成熔断，从而将导电通道的随机产生与熔断限定在局部掺杂的区域内，有效降低了导电通道的随机性，从而提高阻变存储器的一致性。
-
公开(公告)号：CN103258958B
公开(公告)日：2015-09-23
申请号：CN201310174161.8
申请日：2013-05-13
Applicant: 北京大学
Abstract: 本发明公布了一种有机阻变存储器及其制备方法。所述存储器的衬底为绝缘材料，器件单元为横向的MIM电容结构；该MIM结构的两侧电极分别为ITO(氧化铟锡)和Al电极；中间功能层为两个聚对二甲苯层构成的双层结构；在两个聚对二甲苯层的界面处进行局部氧化修饰，从而形成有利于导电通道形成的薄弱区域，可以人为控制导电通路的位置与尺寸。本发明提出的有机阻变存储器能够提高器件的一致性，同时横向器件结构有利于器件阻变机制的观测和表征，所采用的聚对二甲苯制备成本低，且为透明介质。
-
公开(公告)号：CN103515534B
公开(公告)日：2015-05-13
申请号：CN201310471167.1
申请日：2013-10-10
Applicant: 北京大学
Abstract: 本发明公开了一种高一致性的阻变存储器及其制备方法，采用衬底硅的图形化区域做底电极并与选择性重掺杂相结合的方法，通过选择合适的离子注入方向，使电场能可控的集中到局域的尖峰范围内，从而使每次操作以及每个器件的阻变行为发生在同一位置，进而有效提高器件一致性。本发明采用较简单的工艺方法，即可制备高一致性阻变存储器，同时避免采用贵金属Pt做电极，更有利于工艺集成。
-
公开(公告)号：CN103227283B
公开(公告)日：2015-05-13
申请号：CN201310141859.X
申请日：2013-04-22
Applicant: 北京大学
Abstract: 本发明涉及一种基于TaOx的自整流阻变存储器及其制备方法，制备方法为：1）在衬底制备底电极，通过光刻形成底电极图形；2）对底电极图形区域进行n+/p+离子重掺杂形成底电极；3）在底电极上制备TaOx薄膜，根据底电极的掺杂类型和TaOx杂质能级范围，选择顶电极材料；4）在氧化薄膜上溅射并图形化顶电极，完成制备，得到图形化的衬底部分经过n+/p+重掺杂处理形成的底电极，在顶电极和底电极间的阻变薄膜上有一肖特基接触面和一欧姆接触面的阻变存储器。本发明采用重掺杂Si做基于TaOx的RRAM底电极，并合理选择顶电极和采用合适的操作方法，实现适用于高密度集成的与CMOS工艺完全兼容的自整流存储器。
-
Patent Agency Ranking
公开(公告)号：CN103258958A
公开(公告)日：2013-08-21
申请号：CN201310174161.8
申请日：2013-05-13
Applicant: 北京大学
Abstract: 本发明公布了一种有机阻变存储器及其制备方法。所述存储器的衬底为绝缘材料，器件单元为横向的MIM电容结构；该MIM结构的两侧电极分别为ITO(氧化铟锡)和Al电极；中间功能层为两个聚对二甲苯层构成的双层结构；在两个聚对二甲苯层的界面处进行局部氧化修饰，从而形成有利于导电通道形成的薄弱区域，可以人为控制导电通路的位置与尺寸。本发明提出的有机阻变存储器能够提高器件的一致性，同时横向器件结构有利于器件阻变机制的观测和表征，所采用的聚对二甲苯制备成本低，且为透明介质。
-
公开(公告)号：CN103227284A
公开(公告)日：2013-07-31
申请号：CN201310169538.0
申请日：2013-05-09
Applicant: 北京大学
Abstract: 本发明涉及一种高一致性的高速阻变存储器及其制备方法，阻变存储器包括：底电极、阻变材料薄膜和顶电极，底电极在衬底上，阻变材料薄膜有金属掺杂，掺杂的金属同时满足低导热率和高吉布斯自由能。通过离子注入方法在阻变材料薄膜中注入相应的掺杂金属；本发明中掺杂的金属需要同时满足两个条件：1）金属氧化物对应的金属与氧反应生成氧化物的吉布斯自由能低于掺杂金属对应的吉布斯自由能；2）掺杂金属及对应氧化物的导热率低于阻变材料薄膜的导热率。本发明通过选择符合条件的阻变材料、掺杂材料，用RRAM常用工艺即可制备高一致性的高速阻变存储器，较好提高阻变存储器的性能。
-
公开(公告)号：CN103035840A
公开(公告)日：2013-04-10
申请号：CN201210555373.6
申请日：2012-12-19
Applicant: 北京大学
CPC classification number: H01L45/1233 , H01L45/04 , H01L45/085 , H01L45/1253 , H01L45/1266 , H01L45/1273 , H01L45/146 , H01L45/16 , H01L45/1608
Abstract: 本发明实施例公开了一种阻变存储器及其制备方法。所述阻变存储器包括：底电极、阻变层、顶电极，所述阻变层位于所述底电极之上；所述顶电极位于所述阻变层之上；所述底电极之上设置有导电突起，所述导电突起嵌在所述阻变层内，且所述导电突起顶部宽度小于底部宽度。本发明实施例还公开了一种阻变存储器的制备方法。本发明实施例所提供的阻变存储器及其制备方法，通过在底电极上设置导电突起，可以产生“避雷针”效应，使得阻变层中电场集中分布在导电突起的附近，极大的增加了导电细丝在导电突起处生成的概率，使导电细丝的生成不再是随机的，确保了阻变存储器中各个参数的稳定性，从而大大提高了阻变存储器工作的可靠性和稳定性。
-
公开(公告)号：CN110718569B
公开(公告)日：2022-10-14
申请号：CN201910822009.3
申请日：2019-09-02
Applicant: 北京大学
Abstract: 本发明涉及一种基于阻变存储器的1T2R存储单元及其制备方法。该基于阻变存储器的1T2R存储单元包括一个MOSFET晶体管和两个阻变存储器，所述两个阻变存储器位于所述MOSFET晶体管的漏端，与所述MOSFET晶体管串联。所述MOSFET晶体管的漏端连接两根位线，所述两根位线分别和所述两个阻变存储器连接；所述两根位线中当一根位线为高电平时另外一根位线处于低电平。本发明充分利用了因为引入MOSFET所带来的阻变存储器阵列的面积冗余，使得在相同存储精度下，存储容量提高一倍，或者在相同存储容量下，存储精度提高一倍，对未来阻变存储器高密度集成有着重要的意义。
-
公开(公告)号：CN109698273B
公开(公告)日：2020-09-08
申请号：CN201811555661.5
申请日：2018-12-19
Applicant: 北京大学
Abstract: 本发明公开了一种基于CMOS制备工艺的氧化物非易失性存储器及其制备方法，克服了现有存储器阵列与CMOS后端工艺集成的问题，通过合理设计和优化工艺流程使得材料和工艺在兼容现有CMOS后端工艺基础上，同时实现高性能、高可靠存储和电子突触特性的存储器阵列芯片。本发明有助于研究阻变存储器的阻变机理、可靠性、耐久性等等大规模制备相关的能力，对于新一代存储器以及人工神经形态器件和芯片的研究有着重要意义。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.02 seconds)
