-
公开(公告)号：CN102569183B
公开(公告)日：2015-07-29
申请号：CN201210053684.2
申请日：2012-03-02
Applicant: 北京大学
IPC: H01L21/768
Abstract: 本发明是一种多层石墨烯垂直互连结构制作方法，包括步骤：S101.在基片上制作垂直孔；S102.在所述基片的表面上制作催化层，所述催化层覆盖所述垂直孔的内表面；S103.在所述催化层上制作石墨烯层；S104.重复制作催化层和石墨烯层，直到获得所需的导电效果；S105.对垂直孔进行填充，直到获得对垂直孔所需的填充效果。通过本发明可以提高垂直互连结构的电信号传输性能。
-
公开(公告)号：CN102937695B
公开(公告)日：2015-01-07
申请号：CN201210400993.2
申请日：2012-10-19
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本发明公开了一种硅通孔超薄晶圆测试结构及测试方法。该测试结构包括一带有重新布线层的转接板，该转接板的表面设有用于与待测试的带有硅通孔的超薄晶圆形成电学连接的键合结构。将待测试的带有硅通孔的超薄晶圆与带有重新布线层的转接板通过临时键合形成电学连接后，采用普通平面探针台或自动测试设备即可进行晶圆测试，转接板对超薄晶圆提供了良好地机械支撑，不会产生翘曲或碎裂，有利于快速、准确地进行晶圆测试。
-
公开(公告)号：CN102270603B
公开(公告)日：2013-12-04
申请号：CN201110230266.1
申请日：2011-08-11
Applicant: 北京大学
IPC: H01L21/768
Abstract: 本发明公开了一种硅通孔互连结构的制作方法，属于微电子封装领域。本方法为：1)在硅晶圆正面粘接一玻璃晶圆；2)将所述硅晶圆背面减薄至目标厚度，并制备所述硅晶圆的硅通孔；3)在所述硅晶圆背面依次沉积绝缘层、种子层；4)在所述硅晶圆背面制作电镀掩膜，电镀导电材料填充硅通孔，形成凸点；然后在凸点上制作焊盘，并暴露出凸点周围的绝缘层；5)将所述硅晶圆背面粘接到一晶圆上，剥离所述玻璃晶圆；在所述硅晶圆正面，刻蚀掉硅通孔底部所沉积的绝缘层，制作一重新布线层电连接硅通孔中所沉积的种子层与所述微电子电路，并制作所述重新布线层的焊盘。本发明便于种子层沉积效果、电镀填充效果监测，降低了工艺的技术难度，提高成品率。
-
公开(公告)号：CN103364584A
公开(公告)日：2013-10-23
申请号：CN201210093089.1
申请日：2012-03-31
Applicant: 北京大学
Abstract: 本发明公开了一种含有硅通孔压阻式加速度传感器及其制造方法，属于微机械电子技术领域。本发明的压阻式加速度传感器包括含有硅通孔阵列的质量块，含硅通孔的硅基边框，多个弹性梁，压敏电阻及半导体底板；所述质量块位于加速度传感器中央并具有平整规则的顶面与底面；所述质量块中硅通孔分为填充通孔和非填充通孔；所述硅集边框上的硅通孔位于边框对角处，经由金属导线与压敏电阻相连；所述弹性梁一端与质量块顶部边缘连接，另一端与硅基边框内缘连接；所述压敏电阻位于弹性梁端部；所述质量块，硅基边框，弹性梁均固定在半导体底板上。本发明还公开了含有硅通孔压阻式加速度传感器的制造方法。本发明可用于现代工业生产、科学研究及日常生活中的多个应用领域。
-
公开(公告)号：CN102050418A
公开(公告)日：2011-05-11
申请号：CN201010500612.9
申请日：2010-09-30
Applicant: 北京大学
Abstract: 本发明公开了一种三维集成结构及其生产方法，属于微机械电子系统与集成电路加工领域。所述三维集成结构包括：由两个晶圆形成的晶圆键合对，贯穿所述晶圆键合对的至少一个TSV通孔和微铜柱，位于所述晶圆键合对的键合界面处的一个空穴，位于所述晶圆键合对的第一表面，和所述微铜柱电连接的MEMS器件，和位于所述晶圆键合对的第二表面，和所述TSV通孔电连接的芯片。本发明还公开了三维集成结构的两种生产方法。本发明可用于制造集成电路。该集成结构及其生产方法可以有效解决MEMS器件与其处理集成电路的兼容性问题。
-
Patent Agency Ranking
公开(公告)号：CN102437110B
公开(公告)日：2015-07-29
申请号：CN201110391525.9
申请日：2011-11-30
Applicant: 北京大学
IPC: H01L21/768
Abstract: 本发明提供一种石墨烯垂直互连结构的制作方法，首先在基片上制作垂直孔；然后在所述基片的表面上制作绝缘层，该绝缘层覆盖所述垂直孔的内表面；然后在所述绝缘层上制作石墨烯层。基于该石墨烯垂直互连结构，可采用晶圆到晶圆、芯片到晶圆或芯片到芯片的方式进行堆叠并形成三维集成结构。石墨烯由于其特有的弹道疏运机制，具有非常高的电导率，有利于提高垂直互连结构的电信号传输性能，特别有利于高频高速电信号的传输，可减小垂直互连结构间及对其它电路的干扰。
-
公开(公告)号：CN102214723B
公开(公告)日：2013-03-27
申请号：CN201110145701.0
申请日：2011-06-01
Applicant: 北京大学
IPC: H01L31/10 , H01L31/0352 , H01L31/18
CPC classification number: Y02P70/521
Abstract: 本发明涉及半导体传感器领域，公开了一种半导体辐射敏感装置及其制作方法，该装置包括至少一个辐射敏感单元，辐射敏感单元包括：第一基体、第一柱状电极和第二柱状电极；第一基体包含第一表面和第二表面；第一柱状电极包含第一金属柱和环绕第一金属柱的N型掺杂硅；第二柱状电极包含第二金属柱和环绕第二金属柱的P型掺杂硅；第一柱状电极和第二柱状电极嵌在第一基体内部，并贯穿第一基体的第一表面和第二表面；所述第二金属柱为两个以上，且排列成正多边形；所述第一柱状电极位于所述正多边形的几何中心。本发明可以实现薄的敏感装置死层厚度、较小的等效电容、较短的信号漂移过程；从而能提高能量分辨率、降低响应时间和降低能量探测下限。
-
公开(公告)号：CN102024782B
公开(公告)日：2012-07-25
申请号：CN201010513047.X
申请日：2010-10-12
Applicant: 北京大学
IPC: H01L23/52 , H01L21/768
CPC classification number: H01L25/0657 , H01L21/50 , H01L21/76843 , H01L21/76879 , H01L21/76898 , H01L23/481 , H01L23/5226 , H01L24/05 , H01L24/29 , H01L24/32 , H01L24/83 , H01L24/92 , H01L24/94 , H01L25/50 , H01L2224/0557 , H01L2224/291 , H01L2224/2919 , H01L2224/32145 , H01L2224/83896 , H01L2224/9202 , H01L2224/94 , H01L2225/06541 , H01L2225/06544 , H01L2225/06558 , H01L2225/06565 , H01L2225/06589 , H01L2924/00014 , H01L2924/0002 , H01L2924/01029 , H01L2924/01079 , H01L2924/07802 , H01L2924/12042 , H01L2924/00 , H01L2224/05552
Abstract: 本发明公开了一种三维垂直互联结构及其制作方法。结构包括顺次堆叠或面对面堆叠在一起的至少两层芯片，各层所述芯片之间采用粘结材料粘结，各层所述芯片由下至上依次为衬底层和表面介质层，所述芯片的上表面具有横截面为环形的第一凹坑，所述第一凹坑内填充有金属形成第一导电环，所述第一导电环通过重新布局布线层与所述芯片内部的微电子器件连接，与所述第一导电环内径相同且圆心一致的第一通孔贯穿所述堆叠的芯片，所述第一通孔内具有第一微型导电柱。本发明的三维垂直互联结构提高了微电子器件制作中三维互联叠层间电互联和粘合强度，提高了成品率。
-
公开(公告)号：CN102569183A
公开(公告)日：2012-07-11
申请号：CN201210053684.2
申请日：2012-03-02
Applicant: 北京大学
IPC: H01L21/768
Abstract: 本发明是一种多层石墨烯垂直互连结构制作方法，包括步骤：S101.在基片上制作垂直孔；S102.在所述基片的表面上制作催化层，所述催化层覆盖所述垂直孔的内表面；S103.在所述催化层上制作石墨烯层；S104.重复制作催化层和石墨烯层，直到获得所需的导电效果；S105.对垂直孔进行填充，直到获得对垂直孔所需的填充效果。通过本发明可以提高垂直互连结构的电信号传输性能。
-
公开(公告)号：CN102280440A
公开(公告)日：2011-12-14
申请号：CN201110247718.7
申请日：2011-08-24
Applicant: 北京大学
CPC classification number: H01L24/73 , H01L2224/16225 , H01L2224/32225 , H01L2224/45144 , H01L2224/48227 , H01L2224/73265 , H01L2924/10253 , H01L2924/1515 , H01L2924/15159 , H01L2924/15311 , H01L2924/15321 , H01L2924/15331 , H01L2924/00012 , H01L2924/00
Abstract: 本发明涉及微电子封装领域，具体的公开了一种叠层封装结构及制造方法，所述叠层封装结构包括多个层叠的封装衬底及每层封装衬底上装载的至少一个半导体芯片；所述半导体芯片与其所在层的封装衬底之间为电连接；所述每层封装衬底上设有至少一个通孔，所述通孔中有导电金属柱，所述相邻层的封装衬底上位置相对应的导电金属柱之间通过电互连元件连接；所述相邻的两层封装衬底之间具有与其间的半导体芯片相匹配的凹坑。本发明所提供的叠层封装结构，可以有效缩小封装体积，实现更高的封装密度，更小的互连节距。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.023 seconds)
